资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .05 .06 .07 .08 .09 4310.11 »

[VHDL编程] 8位加法器

说明：很简单很实用的8位加法器VHDL源代码！
<lovecartoon1314@163.com> 在 2009-06-20 上传 | 大小：337 | 下载：0

[VHDL编程] 8bit全加器带进位复位功能

说明：8bit全加器带进位复位功能 已经通过防真
<pslinhu1@126.com> 在 2009-03-20 上传 | 大小：320 | 下载：0

[VHDL编程] 三选一数据选择器

说明：用VHDL语言编写
<403531813@QQ.COM> 在 2010-09-11 上传 | 大小：492 | 下载：0

[VHDL编程] R-S触发器

说明：R-S触发器的vhdl语言描述
<798291651@qq.com> 在 2011-04-26 上传 | 大小：341 | 下载：0

[VHDL编程] 数控分频器

说明：数控分频器，可自主选择分频系数
<798291651@qq.com> 在 2011-04-26 上传 | 大小：436 | 下载：0

[VHDL编程] 8为累计相关器

说明：实现了八位加法器
<systenxd> 在 2012-03-24 上传 | 大小：460 | 下载：0

[VHDL编程] 自己设计的HDB3解码

说明：自己设计的HDB3解码，基于verilog语言
<lsz0718> 在 2012-05-15 上传 | 大小：387 | 下载：0

[VHDL编程] HDB3解码

说明：另一个HDB3解码，基于verilog语言
<lsz0718> 在 2012-05-15 上传 | 大小：382 | 下载：0

[VHDL编程] Binarization verilog code

说明：Image processing binarisation verilog code
<spgp1306> 在 2018-01-12 上传 | 大小：308 | 下载：0

[VHDL编程] MUX with test bench

说明：Here is code for MUX with test bench in verilog.
<Anurag0253> 在 2022-01-19 上传 | 大小：264 | 下载：0

[VHDL编程] To display number on 7 Segment display

说明：Here is a code To display number on 7 Segment display in verliog.
<Anurag0253> 在 2022-01-19 上传 | 大小：340 | 下载：0

[VHDL编程] nbit counter

说明：Here is code for nbit counterin verliog.
<Anurag0253> 在 2022-01-19 上传 | 大小：327 | 下载：0
« 1 2 ... .05 .06 .07 .08 .09 4310.11 »

源码中国 www.ymcn.org