[VHDL编程] DCT2IDCT2

说明：CT2 IDCT2 变换C代码。经调试成功，适用于altera,有结果。-CT2 IDCT2 transform C code. After successful testing for altera, bear fruit.
<金夕> 在 2024-06-11 上传 | 大小：1171456 | 下载：0

[VHDL编程] C20_SD

说明：FPGA应用如sd卡控制，led控制，vga音频控制-Sd card FPGA applications such as control, led control, vga audio control
<钟灶生> 在 2024-06-11 上传 | 大小：1172480 | 下载：0

[VHDL编程] DE1_NIOS

说明：Altera DE1的NIOS源程序，非常有参考价值,可直接投入使用-the niosII project of Altera DE1 borad. It can be used directly
<gaoyukun> 在 2024-06-11 上传 | 大小：1172480 | 下载：0

[VHDL编程] ledwater

说明：近期在Spartan3E上写的一个流水灯，从低位到高位的流向，你可以修改代码实现更复杂的功能-Written in recent Spartan3E a water lamp, the flow from low to high, you can modify the code to achieve more complex functions
<nikis> 在 2024-06-11 上传 | 大小：1171456 | 下载：0

[VHDL编程] C20_SD

说明：FPGA VHDL写的SD卡驱动程序，仿真已通过-FPGA VHDL write the SD card driver, simulation has passed
<zhouhaibo> 在 2024-06-11 上传 | 大小：1172480 | 下载：0

[VHDL编程] ps2files

说明：VHDL Interfaces and Example Designs
<Christoffer> 在 2024-06-11 上传 | 大小：1172480 | 下载：0

[VHDL编程] can_latest.tar

说明：用Verilog写的CAN协议IP核 已经验证可以使用 -CAN protocol written in Verilog IP core has been verified using
<薛鹏举> 在 2024-06-11 上传 | 大小：1172480 | 下载：0

[VHDL编程] uart-frame

说明：原来的uart9010程序发送接收端顺序翻了，更正了错误，完成了协议帧的处理，注意 rst要接复位，来初始化输入格式55 f1 41 01020304 ee验证码是ee 程序中可改。-The original uart9010 program to send the order turned the receiver, correct the error, complete the protocol fr a me processi
<asfk> 在 2024-06-11 上传 | 大小：1170432 | 下载：0

[VHDL编程] alu_arm_alu_mips

说明：加法器的arm实现和mips实现，alu_arm,alu_mips,南大计算机系计算机组成原理实验-Adder arm to achieve and realize mips, of alu_arm alu_mips, Nanda, Department of Computer Science Computer principle experiment
<sunying> 在 2024-06-11 上传 | 大小：1171456 | 下载：0

[VHDL编程] can_verilog_IP.tar

说明：运用Verilog语言编写的CAN控制IP核，符合CAN2.0B协议，仅作为参考！-CAN controller IP core using Verilog language, in line with CAN2.0B agreement, only as a reference!
<张居林> 在 2024-06-11 上传 | 大小：1170432 | 下载：0

[VHDL编程] fm

说明：利用altera的cyclone FPGA芯片，实现FM调制，并使用自带的逻辑分析仪仿真成功-The use altera cyclone FPGA chip, FM modulation, and use its own logic analyzer successful simulation
<luomeigang> 在 2024-06-11 上传 | 大小：1171456 | 下载：0

[VHDL编程] demo_convection_diffusion_POD

说明：reduced basis for schrodnger
<ened89 > 在 2024-06-11 上传 | 大小：1171456 | 下载：0