[VHDL编程] XN703A_PRX

说明：西南集成XN703A接收端移植代码，自己移植的，有些累赘代码没删-Southwest Integrated XN703A receiving end porting code, their transplant, did not delete some redundant code
<Hhw> 在 2024-05-20 上传 | 大小：23700480 | 下载：0

[VHDL编程] p21

说明：mips pipeline的源代码，很简洁，很适合新手使用。大学三年级的必修课。-mips pipeline source code, very simple, very suitable for beginners to use. University of grade three compulsory.
<张伟> 在 2024-05-20 上传 | 大小：5120 | 下载：0

[VHDL编程] DAC900

说明：自己写的，FPGA为Cyclone ep1c12q240c8，dac芯片是DAC900。fpga内置ram存储波形数据，发送给dac900产生波形。用VerilogHDL编写。-Write your own, FPGA as Cyclone ep1c12q240c8, dac chip is DAC900. Built-ram fpga store waveform data, waveform generated is sent to
<xiexin> 在 2024-05-20 上传 | 大小：27442176 | 下载：0

[VHDL编程] shumaguan-Verilog

说明：简单的数码管电路设计实现代码 verilog-Simple digital circuit design implementation code verilog
<夏沐> 在 2024-05-20 上传 | 大小：22528 | 下载：0

[VHDL编程] IPRAM

说明：FPGA内置RAM,调用tools里面的IP核，生成一个双口的RAM，用来存储数据。然后可以用SignalTAP II查看波形或者数据。-FPGA built-in RAM, which is called IP core tools to generate a dual port RAM, used to store data. You can then view the waveform or use SignalTAP II da
<xiexin> 在 2024-05-20 上传 | 大小：1982464 | 下载：0

[VHDL编程] 9288Test3

说明：AD9288 100MhzAD转换芯片的控制代码，用Verilog语言实现。采集数据存储于FPGA内置RAM中。-Conversion chip AD9288 100MhzAD control code, using Verilog language. FPGA collected data is stored in the built-in RAM.
<xiexin> 在 2024-05-20 上传 | 大小：2275328 | 下载：0

[VHDL编程] uart_my

说明：vhdl语言实现UART的接收，发送，已成功应用-uart receiver and transmitter descr ipted in VHDL language,which has been used successfully.
<lynn> 在 2024-05-20 上传 | 大小：10240 | 下载：0

[VHDL编程] eight

说明：八位同步寄存器（检测时钟上升沿，一个接受复位信号，八位输入赋给八位输出）-eight bit registered
<周翔> 在 2024-05-20 上传 | 大小：1024 | 下载：0

[VHDL编程] mc

说明：可控脉冲发生器:采用1KHz的工作时钟，初始化周期为2.5s，占空比为50 ，所以周期（T）初始化为2500，占空比（Result）初始化为1250；用按键S1、S2、S3、S4分别实现周期增大、周期减小、占空比增大、占空比减小。-Controllable pulse generator
<黎明> 在 2024-05-20 上传 | 大小：1024 | 下载：0

[VHDL编程] ZXS6M

说明：ZXS6M的XILINX FPGA开发板的全套资料，包括用户手册、电路原理图、实验手册、实验代码等，该电路板功能非常全，实验涵盖了所有Spartan6芯片的常用功能，对想熟悉XILINX的新手来说是非常好的学习资料-The full set of data ZXS6M XILINX FPGA development board, including user manuals, circuit schematics, lab manual
<陈晓晖> 在 2024-05-20 上传 | 大小：24548352 | 下载：0

[VHDL编程] rank_exam

说明：基于systemverilog的高考学生个人信息数据库，并带有排序功能-Based systemverilog entrance pupil personal information database, and with the sort function
<王德鹏> 在 2024-05-20 上传 | 大小：108544 | 下载：0

[VHDL编程] uart_test

说明：串口传输 verilog 实现
<张翔> 在 2024-05-20 上传 | 大小：2048 | 下载：0