文件名称:adder4
介绍说明－－下载内容均来自于网络，请自行研究使用
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下-Is written in Verilog adder and counter inside a test file (testbench), for beginners this can be used to reference the next
(系统自动生成,下载前可以参看下载内容)
下载文件列表
adder4.v
adder4_tb.v
aoi.v
counter4.v
counter4_tb.v
adder4_tb.v
aoi.v
counter4.v
counter4_tb.v