查看会员资料

用 户 名：

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. simple_clock

    0下载量：
  2. 基于ｆｐｇａ的简单时钟，可以作为本科课程设计的内容，用ｖｅｒｉｌｏｇ编写的-Fpga-based simple clock, as the content of the undergraduate curriculum design with verilog prepared

  3. 所属分类：VHDL编程

    • 发布日期：2025-03-07
    • 文件大小：1802240

源码中国 www.ymcn.org