查看会员资料

用 户 名：zhx****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Fast-adder-design-using-verilog

    0下载量：
  2. 用Verilog设计各种快速加法器（四位先行进位加法器、选择进位加法器、流水线加法器）-Verilog design all kinds of fast adder (four first adder, select adder pipelined adder)

  3. 所属分类：VHDL编程

    • 发布日期：2025-03-22
    • 文件大小：941056

源码中国 www.ymcn.org