此乃VGA驱动的详细源码，并配有PLL。使用Quartus II 开发。-This is a detailed source VGA driver with a PLL. Use Quartus II development.

odule vga_timing ( input wire clk_i, //输入时钟 40MHz input wire reset_i, //输入复位信号 output wire vga_pixel_flag, //输出像素有效 output reg vga_line_o, //输出水平信号 output reg vga_field_o, //输出垂直信号 output reg vga_fr a me_o /

基于Verilog的VGA控制器，经测试可以正常运行。-Verilog-based VGA controller, the test can be run properly.

vga 时序发生器源代码,像素大小通过修改相应的参数即可。-vga timing generator soure code.