搜索资源列表

  1. ddr_verilog_xilinx

    0下载:
  2. 该程序是在xilinx的FPGA上实现DDR_SDRAM接口,程序是用verylog语言写的-that the procedure was in Xilinx FPGA to achieve DDR_SDRAM interface, procedures used to write the language verylog
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:22.86kb
    • 提供者:冯伟
  1. aFifo

    0下载:
  2. verylog语言编程,为异步flipflop的程序。具有数据传输功能,数据位数可以用户设定
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:1.48kb
    • 提供者:于玮
  1. verylogHDL

    0下载:
  2. verylog hdl教程,硬件编程语言,简单易学,它的语法比起VHDL来说没有那么严格,很适合初学者学习,如果你有C,pascal或者其他语言的基础应该能很快学习入门,本人还有VHDL的视频教程,有意者可以联系我,QQ:25956661
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:4.61mb
    • 提供者:吴风昱
  1. MAJORITY_VOTER

    0下载:
  2. Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:73.63kb
    • 提供者:许东滨
  1. LEDWALK

    0下载:
  2. Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:84.17kb
    • 提供者:许东滨
  1. LEDWATER

    0下载:
  2. 流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:91.94kb
    • 提供者:许东滨
  1. ddr_verilog_xilinx

    0下载:
  2. 该程序是在xilinx的FPGA上实现DDR_SDRAM接口,程序是用verylog语言写的-that the procedure was in Xilinx FPGA to achieve DDR_SDRAM interface, procedures used to write the language verylog
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:23kb
    • 提供者:冯伟
  1. aFifo

    0下载:
  2. verylog语言编程,为异步flipflop的程序。具有数据传输功能,数据位数可以用户设定-verylog language programming for asynchronous Flipflop procedures. With a data transmission function, data can be user set the median
  3. 所属分类:软件工程

    • 发布日期:2024-11-27
    • 文件大小:1kb
    • 提供者:于玮
  1. verylogHDL

    0下载:
  2. verylog hdl教程,硬件编程语言,简单易学,它的语法比起VHDL来说没有那么严格,很适合初学者学习,如果你有C,pascal或者其他语言的基础应该能很快学习入门,本人还有VHDL的视频教程,有意者可以联系我,QQ:25956661-verylog hdl tutorials, hardware programming language, easy to learn, and its grammar than VHDL is no
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:4.61mb
    • 提供者:吴风昱
  1. LEDWALK

    0下载:
  2. Verylog编写的 Quartus II平台的简单设计实例 附仿真波形-Verylog prepared Quartus II platform attached to a simple design example simulation waveforms
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:84kb
    • 提供者:许东滨
  1. LEDWATER

    0下载:
  2. 流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形-Water lights Verylog prepared Quartus II platform attached to a simple design example simulation waveforms
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:92kb
    • 提供者:许东滨
  1. lab2

    0下载:
  2. 数字部件设计编程,verylog编程,计算机ALU部件编程-Digital Component Design Programming, verylog programming, computer programming ALU components
  3. 所属分类:Windows编程

    • 发布日期:2024-11-27
    • 文件大小:173kb
    • 提供者:800lin
  1. dcdlab3

    0下载:
  2. 数字部件设计,verylog,实现用D-FLIP FLOP 实现计数器功能。-Digital Component Design, verylog, using D-FLIP FLOP realize Counter.
  3. 所属分类:Windows编程

    • 发布日期:2024-11-27
    • 文件大小:257kb
    • 提供者:林玲
  1. mt48lc16m16a2

    0下载:
  2. SDram 接口verylog 程序 SDram 接口verylog 程序-SDram interface procedures verylog
  3. 所属分类:Windows编程

    • 发布日期:2024-11-27
    • 文件大小:9kb
    • 提供者:lili
  1. cepinmokuaiverilog

    0下载:
  2. 测频模块verilog,频率测试程序,用verylog编写。-verylog
  3. 所属分类:数据结构常用算法

    • 发布日期:2024-11-27
    • 文件大小:3kb
    • 提供者:张强
  1. keyboardverilog

    0下载:
  2. 键盘扫描verilog,键盘输入的扫描,用verylog语言编写-keyboard verylog
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:1kb
    • 提供者:张强
  1. TSE_MAC_standalone_rar

    0下载:
  2. MAC层接口标准 verylog HDL 语言-MAC layer interface standard using verylog HDL language
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:1.17mb
    • 提供者:zhouli
  1. new_coded_lock_final_version

    0下载:
  2. new_coded_lock_final_version 用verylog写的密码锁
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-11-27
    • 文件大小:478kb
    • 提供者:jxh
  1. elevator

    0下载:
  2. 用verylog编的电梯控制程序,适用初学者练习实用verylog语言。-Program for elevator controling by using verylog HDL
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:155kb
    • 提供者:Rick
  1. date

    0下载:
  2. Verylog HDL实现数字时钟,没有小时,如果需要可以自己该一下-Verylog HDL
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-27
    • 文件大小:281kb
    • 提供者:TG
« 12 »

源码中国 www.ymcn.org