搜索资源列表

  1. DDS_VERILOG

    0下载:
  2. 本例给出了DDS的VERIOG的程序事例,可发生正弦\\余弦等波形,适应与通信方面的硬件实现!-the cases presented DDS VERIOG procedures example, can occur sine \\ cosine wave such as, Adaptation and communications hardware realization!
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:3.23kb
    • 提供者:陈榧
  1. adder.tar

    0下载:
  2. veriog实现的128位高速加法器,fpga实现
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:3.51kb
    • 提供者:枫叶鹏
  1. lms verilog

    1下载:
  2. lms veriog程序,不错的代码
  3. 所属分类:VHDL编程

    • 发布日期:2012-01-11
    • 文件大小:946byte
    • 提供者:pofet@sina.com
  1. DDS_VERILOG

    0下载:
  2. 本例给出了DDS的VERIOG的程序事例,可发生正弦\余弦等波形,适应与通信方面的硬件实现!-the cases presented DDS VERIOG procedures example, can occur sine \ cosine wave such as, Adaptation and communications hardware realization!
  3. 所属分类:通讯编程

    • 发布日期:2024-12-26
    • 文件大小:3kb
    • 提供者:陈榧
  1. adder.tar

    0下载:
  2. veriog实现的128位高速加法器,fpga实现-veriog realize high-speed 128-bit adder, fpga realize
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:4kb
    • 提供者:枫叶鹏
  1. sys_nios_verilog

    0下载:
  2. Verilog语言,nios最小系统,在DE2板上测试成功-Verilog language, nios minimum system, tested successfully in the DE2 board
  3. 所属分类:操作系统开发

    • 发布日期:2024-12-26
    • 文件大小:6.33mb
    • 提供者:lf
  1. MAC

    0下载:
  2. Verilog code for MAC
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:1mb
    • 提供者:dheeru
  1. interleaver

    0下载:
  2. 实现矩阵交织的Veriog源代码,内含有modelsim测试文件-Veriog interwoven matrix of the realization of the source code files containing the test modelsim
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:27kb
    • 提供者:尚龙
  1. VerilogHDL10-13

    0下载:
  2. 这是张延伟主编的《Veriog HDL程序设计实例详解》中第10到13章的代码,可直接应用-This is Zhang Wei edited " Veriog HDL programming example explanation" in the first 10 to 13 chapters of the code can be applied directly
  3. 所属分类:书籍源码

    • 发布日期:2024-12-26
    • 文件大小:11.41mb
    • 提供者:yujige
  1. 8051_verilog

    0下载:
  2. 8051 IP, 使用veriog实现,在Altera9.0环境下编译通过-8051 IP in verilog, which is verified in Altera9.0 environmen.
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:50kb
    • 提供者:dylan huang
  1. Verilog_Simulation

    0下载:
  2. Verilog simulation 如何用verilog写Test bench末进行仿真-Verilog simulation It describe how to write a test bench in veriog for design simulation.
  3. 所属分类:软件工程

    • 发布日期:2024-12-26
    • 文件大小:68kb
    • 提供者:Tim
  1. Verilog

    0下载:
  2. verilg 教程,学习verilog 非常好的一本书。-A usefull book for veriog learners.
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:3.98mb
    • 提供者:dujuan
  1. uart

    0下载:
  2. 用veriolg 语言编写的串口通讯程序,通过FPGA控制串口的通讯。-a veriog program completed on FPGA to contrlo a uart to communicaton with a computer
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:1kb
    • 提供者:dujuan
  1. ass1_2_hamming

    0下载:
  2. Hamming codes are a class of binary linear codes. They can detect up to two simultaneous bit errors, and correct single-bit errors. In particular, a single-error-correcting and double error detecting variant commonly ref
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:1.08mb
    • 提供者:wei chenghao
  1. 1602lcd

    0下载:
  2. veriog HDL语言实现LCD1602显示-This program can drive the LCD1602 with verilog HDL language
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:625kb
    • 提供者:
  1. FPGA-traffic-light

    0下载:
  2. 基于FPGA的交通灯控制器的设计,利用的是verilog HDL 语言。-design of traffic light based on FPGA,use the veriog HDL language.
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:1kb
    • 提供者:夏勇
  1. kp_verilog

    0下载:
  2. veriog 实现求逆模块 加仿真结果 shi henyong-verilog is useful in finite field
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:25kb
    • 提供者:zm
  1. Ssmic13g_hs_nM

    0下载:
  2. 中芯国际130nm库文件,在DC综合练习中可以使用,并能帮帮助理解库的含义-DC Veriog,已通过测试。 -SMIC 130nm library file, you can use in the DC Comprehensive Exercises, and help to help understand the meaning of the library-DC Veriog has been tested.
  3. 所属分类:Windows编程

    • 发布日期:2024-12-26
    • 文件大小:25kb
    • 提供者:xlli
  1. 1-fpga-led

    0下载:
  2. 利用veriog语言编程,实现fpga板控制led灯点亮-Use veriog language programming, fpga board control led lights
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:136kb
    • 提供者:lumin
  1. divide

    0下载:
  2. 用veriog实现的任意位数的除法,在modelism中验证过了已经。-Implementation division with verilog.
  3. 所属分类:VHDL编程

    • 发布日期:2024-12-26
    • 文件大小:1kb
    • 提供者:yangyang
« 12 »

源码中国 www.ymcn.org