搜索资源列表

  1. uart

    0下载:
  2. 自己写的Verilog写的串口程序,实现收发功能。方法不错,可以参考下。-verilog...uart...
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:526kb
    • 提供者:地主
  1. uart

    0下载:
  2. verilog实现的按键控制的串口简单收发通信-verilog implementation simple keypad control, serial communication transceiver
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:1kb
    • 提供者:龚俊杰
  1. sim_uart

    0下载:
  2. uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:2kb
    • 提供者:周西东
  1. uart_EP3C16_FIFO

    0下载:
  2. Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.-Programs for uart/RS232, it can receive and transmit strings.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:6.44mb
    • 提供者:515666524
  1. EPM240_Uart

    0下载:
  2. 基于Quartus II的Verilog编写的Uart串口测试程序。数据收发机LED灯测试。-Based on the Verilog Quartus II prepared Uart serial port test program. LED lamp test data transceiver.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:252kb
    • 提供者:
  1. FPGA_UART

    0下载:
  2. 用Verilog语言实现的FPGA UART独立收发模块 思路简单,代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能:串口收到数据后立即回传,此后每一秒串口数据+1再发送。-Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Develo
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:3kb
    • 提供者:朱强光
  1. Verilog-uart

    0下载:
  2. Verilog状态机实现的串口串口收发模块 -Verilog state machine for uart
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:1.15mb
    • 提供者:fu
  1. RS232

    0下载:
  2. verilog语言编写的串口收发器,可实现发送什么接受什么的功能,简单修改即可实现想要的功能-verilog UART
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:2kb
    • 提供者:liuheshan
  1. uart

    0下载:
  2. veilog 实现FPGA的串口收发器,自发自收,稍作修改可以用于单独发送和接收模块。-verilog describe uart
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:2.95mb
    • 提供者:chen
  1. UART

    0下载:
  2. FPGA实现串口的收发,可以改波特率。Verilog HDL语言-FPGA Verilog HDL
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:858kb
    • 提供者:kuangbin
  1. uartverilog

    0下载:
  2. 自动收发的verilog编写的uart串口程序-Automatically send and receive serial uart verilog written procedures
  3. 所属分类:串口编程

    • 发布日期:2024-11-30
    • 文件大小:2.23mb
    • 提供者:boren
  1. uart

    0下载:
  2. verilog 编写的FPGA串口报文收发程序,带奇偶校验位,并含有DS18B20温度传感器驱动程序,可以自行设置波特率.-verilog prepared by the FPGA serial transceiver procedures packets with parity, and contains a temperature sensor DS18B20 driver, you can set the baud rate y
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:2.45mb
    • 提供者:杨杰
  1. 18.UART

    0下载:
  2. 使用verilog语言实现FPGA上的串口程序编写,可实现9600波特率下的收发功能,且占用逻辑单元较少-The use of verilog language FPGA on the serial program to achieve, can achieve 9600 baud rate transceiver function, and occupy less logical unit
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:503kb
    • 提供者:张仑仑
  1. 基于FPGA的串口通信系统

    0下载:
  2. 该设计是基于 FPGA 的串口通信系统模拟仿真,通过对 RS-232 串行总线 接口的设计,掌握发送与接收电路的基本思路,并进行串口通信。采用 Verilog HDL 语言对 UART 波特率产生模块、数据发送模块、接收模块进行硬件描述, 再将其整合为一个 RS-232 收发模块,最终在顶层模块中将两个 RS-232 模块例 化,实现两块 FPGA 芯片全双工通信的设计。(Design of serial communication s
  3. 所属分类:文档资料

    • 发布日期:2024-11-30
    • 文件大小:565kb
    • 提供者:小可大本
  1. uart

    0下载:
  2. UART的串口程序,收发功能都已实现,直接可用(UART serial procedures, transceiver functions have been achieved, directly available)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:2kb
    • 提供者:上腾娱乐
  1. uart

    0下载:
  2. 一个具有固定波特率的 UART 串口收发器,可以实现 串口收发器,可以实现 9600 波特率的串口通信, 能够与 PC 机串口进行通信,支持 8 比特数据位、 1 比特停止位、无校验硬件流控模式(A fixed baud rate UART serial transceiver, can realize serial transceiver, can achieve 9600 baud rate serial communication
  3. 所属分类:串口编程

    • 发布日期:2024-11-30
    • 文件大小:442kb
    • 提供者:寒山
  1. uart

    0下载:
  2. 串口发送接收模块,verilog语言,可用来做hdl设计的仿真(used for test for Uart interface in FPGA)
  3. 所属分类:串口编程

    • 发布日期:2024-11-30
    • 文件大小:1kb
    • 提供者:daisyli
  1. uart_fifo_n

    0下载:
  2. verilog 带fifo的串口收发模块(verilog uart with fifo)
  3. 所属分类:其他小程序

    • 发布日期:2024-11-30
    • 文件大小:7.23mb
    • 提供者:yxsheron
  1. uart

    0下载:
  2. 此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and recei
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:1.57mb
    • 提供者:木子桶
  1. uart

    0下载:
  2. 实现串口的收发,可以稳定的运行,经过测试,可以完全应用于项目中。(The implementation of the serial port and transceiver, can run stable)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-30
    • 文件大小:7kb
    • 提供者:小网忒小
« 12 »

源码中国 www.ymcn.org