搜索资源列表

  1. twice_freqencey

    0下载：
  2. 用Verilog直接完成倍频的算法,经过了quartus8.0的时序仿真-Verilog multiplier used directly to complete the algorithm, as a result of timing simulation quartus8.0

  3. 所属分类：VHDL编程

    • 发布日期：2024-07-01
    • 文件大小：231424
    • 提供者：nikui

源码中国 www.ymcn.org