搜索资源列表
rs-codec-8-16
- 这是一个rs译码器的verilog程序运行于quatus-This is a rs decoder running on Verilog quatus
RS编译码器的DSP实现
RS编译码器的DSP实现,首先是MATLAB编程，然后是DSP实现
Verilog HDL 语言编程 RS(204,188)译码器的设计
- Verilog HDL 语言编程 RS(204,188)译码器的设计源码
RS码的一种简化译码方法
- 提出了以解有限域二次方程为基础的简化译码方法. 与常规RS 译码器比较, 该方法提 高了译码速度并简化了译码器的结构.
turbodecode
- 第一个编码的程序调出来了，1/2的码率，用的是8×8行列交织器，rsc用的是 g0=[1 1 1]，g1=[1 0 1]。算法是根据网格图来编写的。 信息输入是64bit的（0，1，0，1，0，1，0，1，0，0，、、、、、），最后结果是stream[128]＝[00100110011000100101000001010101000001010101000001000101000101000101000101000101000001
rs-codec-8-16
- 这是一个rs译码器的verilog程序运行于quatus-This is a rs decoder running on Verilog quatus
rs-code
- 基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。-PLD-based encoding and decoding of RS code design, using VHDL language, the compiler is passed, the test results correctly.
RS
- Reed Solomon码的编译码器MATLAB仿真程序-Reed Solomon code codecs MATLAB simulation program
reed_solomon
- rs的译码器，rs译码是一个比较复杂的过程-rs of the decoder, rs decoding is a more complex process
RS(204_188)decoder
- <Verilog HDL 语言编程》 RS(204,188)译码器的设计-<Verilog HDL language programming RS (204,188) Decoder
RS_Euclid_FPGA
- RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder
RS(31-19-6)
- reed-solomon译码器。共有7个文件，分别为译码器的7个模块。-reed-solomon decoder. A total of seven papers, respectively, the decoder module 7.
RSdecoder
- cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program
c23_RS_decoder
- 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
ps
- RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer des
RS-decoder-DSP
- RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现-RS of DSP codecs to achieve, the first simulation using MATLAB, and finally realized in the DSP
rscode-1.0
- RS译码器的C源代码,采用了BM算法，钱搜索，和福尼算法求错误值-the rs decoder c code
RS
- RS译码器的设计，使用RS码设计的译码器-RS decoder design, the use of RS code decoder design
RS
- RS译码器的设计源程序--verilog HDL实现-Design of the RS decoder source code-- Verilog HDL
RS(204,188)译码器的设计
- RS(204,188)译码器说明 原文件： rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）；