搜索资源列表

  1. EMC EM78系列单片机教程

    0下载:
  2. 第一章 EM78系列单片机简介 1 第二章 EM78系列单片机硬件结构……………………………………………………….3 2.1. 主要功能特点 3 2.2. EM78X56型号分类、命名方法及管脚功能说明 3 2.2.1. 型号分类(表2.1): 3 2.2.2. 命名方法: 3 2.2.3. EM78X56管脚功能描述 4 2.3. EM78内部结构框图 4 2.4. 程序存储器和堆栈 5 2.4.1. 程序存储器 5 2.4.2. 堆
  3. 所属分类:其他书籍

    • 发布日期:2011-05-12
    • 文件大小:767727
    • 提供者:Asunny
  1. expt53_dvf

    0下载:
  2. 基于fpga和sopc的用VHDL语言编写的EDA数控分频器-FPGA and SOPC based on the use of VHDL language EDA NC prescaler
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-11-01
    • 文件大小:38912
    • 提供者:多幅撒
  1. vhdl1

    0下载:
  2. VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器-Classic case of VHDL source code at least 20 classic cases, such as: vending machines, prescaler
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:168960
    • 提供者:卢卢
  1. CD4013

    0下载:
  2. 用CD4013双D触发器做的脉冲4分频器,以及单键触模式灯开关介绍,只用一个触摸电极片,就能完成开灯和关灯,以及多个触摸式开关电路举例-CD4013 dual D flip-flop used to do pulse 4 prescaler, as well as touch-mode one-touch light switches, the only one touching the electrode films, will be
  3. 所属分类:其他小程序

    • 发布日期:2024-11-01
    • 文件大小:254976
    • 提供者:魏臻
  1. clk_2div

    0下载:
  2. vhdl语言编写的2分频器代码,简单易懂-VHDL language 2 prescaler code, easy-to-read
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:1024
    • 提供者:张昆
  1. 52_divider

    0下载:
  2. 一个可实现多倍(次)分频器VHDL源代码设计-Times to achieve a (sub) prescaler VHDL design source code
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:1024
    • 提供者:linew
  1. cnt4

    0下载:
  2. 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数,还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 -Counter Counter 4 is used by digital systems more basic logic devices. It not only records the number of input clock
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:20480
    • 提供者:sy
  1. D53

    0下载:
  2. 编程将8253计数器0,计数器1的工作方式设定为方式2,用作分频器,定时器2工作在方式3,方波;定时器0的输出作为定时器1的输入,定时器1的输出作为定时器2的输入,定时器2的输出接在LED上,运行后可观察到该LED灯在不停的闪烁。 -Programming will be 8253 counter 0, counter 1 work set to Mode 2 for the prescaler, the timer 2 in the
  3. 所属分类:汇编语言

    • 发布日期:2024-11-01
    • 文件大小:1024
    • 提供者:林夕
  1. div

    0下载:
  2. 该源码为VHDL语言编写的分频器,在W-4b教学平台上通过验证-The VHDL source for the prescaler languages, W-4b in the teaching platform validated
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:110592
    • 提供者:
  1. clkdiv_6

    0下载:
  2. 分频器,用于时钟信号的分频及倍频,供专业人事学习研究使用-Prescaler for the clock signal frequency and octave, for study and research the use of professional personnel
  3. 所属分类:其他小程序

    • 发布日期:2024-11-01
    • 文件大小:3072
    • 提供者:liuyi
  1. VHDL

    0下载:
  2. 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。 -This article describes the use of example
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:322560
    • 提供者:黄鹏曾
  1. work4dvf

    0下载:
  2. 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。-NC NC divider divider design of its function is when the input given different input data, input the clock signal wil
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:33792
    • 提供者:lkiwood
  1. div_clk

    0下载:
  2. 主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率-Master clock for the 15.36MHz band strobe output 8-bit prescaler, can be 100Hz, 120Hz, 1kHz, 10kHz frequency
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:1024
    • 提供者:wangyongbing
  1. div5

    0下载:
  2. 利用VHDL语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)-The use of VHDL language is described in 5 prescaler (change procedure m1, m2 value, can be used as arbitrary odd prescaler)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:252928
    • 提供者:zfc
  1. fen1to7

    0下载:
  2. 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器,通过两个并行进程对输入信号CLK进行8分频,占空比为1:7-This is my ISP programming experiment in the preparation of an independent descr iption of the use of behavior to achieve the prescaler, through two paralle
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:27648
    • 提供者:daisichong
  1. Example1

    0下载:
  2. 本例展示了如何利用外设TIM2来产生四路频率不同的信号。 TIM2时钟设置为36MHz,预分频设置为2,使用输出比较-翻转模式(Output Compare Toggle Mode)。 TIM2计数器时钟可表达为:TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 设置TIM2_CCR1寄存器值为32768,则CC1更新频率为TIM2计数器时钟频率除
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2024-11-01
    • 文件大小:209920
    • 提供者:chen
  1. STM32+TIM

    0下载:
  2. 本例展示了如何设置TIM工作在输出比较-非主动模式(Output Compare Inactive mode),并产生相应的中断。 TIM2时钟设置为36MHz,预分频设置为35999,TIM2计数器时钟可表达为: TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz 设置TIM2_CCR1寄存器值为1000, CCR1寄存器值1000除以TIM2计数器时钟频
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2024-11-01
    • 文件大小:218112
    • 提供者:chen
  1. SHUZIMIAOBIAO

    0下载:
  2. 秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信号,以便能够随时启动及停止。 秒表有六个输出显示,分别为百分之一秒,十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之对应,6个个计数器全为BCD码输出,这样便于同时显示译码器的连接。当计时达60分钟后,蜂鸣器鸣响10声。 -
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:6144
    • 提供者:朱书洪
  1. prescaler

    0下载:
  2. Source code to program precaler LMX2322 with microcontroller ATmega8
  3. 所属分类:其他小程序

    • 发布日期:2024-11-01
    • 文件大小:22528
    • 提供者:Tillman
  1. Prescaler-to-use-VHDL-design

    0下载:
  2. 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计,包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使用的电路,并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to u
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:339968
    • 提供者:liufei
« 12 3 4 »

源码中国 www.ymcn.org