搜索资源列表

  1. StateMachine

    0下载:
  2. 典型的状态机,简单的状态机可以不需要编码,也可以采用one-hot编码方式,如果状态很多时,采用格雷码,能有效避免亚稳态。-A typical state machine, a simple state machine can do without coding, can also be used one-hot encoding, if the state in many cases, the use of Gray code, ca
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:1kb
    • 提供者:吴长瑞
  1. are_you_pld_metastable

    0下载:
  2. cypresss出品的,讲述FPGA 亚稳态 问题的好资料。阐述清晰到位。 -Metastable problem solution by Cypresss
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:262kb
    • 提供者:seiya
  1. fifo

    1下载:
  2. 异步fifo的经典讲解,包括亚稳态的产生,同步电路的构造,fifo电路的结构,源代码实现。-Asynchronous fifo on the classic, including the emergence of metastable, the structure of synchronous circuits, fifo circuit structure, the source code to achieve.
  3. 所属分类:软件工程

    • 发布日期:2024-11-29
    • 文件大小:3.08mb
    • 提供者:王玉
  1. setup-hpld

    0下载:
  2. 本文描述了fpga中的亚稳态时如何产生的,以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。-This paper describes the sub-fpga how the steady state, as well as how to calculate the metastable MTBF. The understanding of metastable helpful.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:548kb
    • 提供者:邹仁波
  1. key_read

    0下载:
  2. 通过延时检测按键的是否按下,同时消除亚稳态-Detected through the delay button is pressed or while eliminating metastable
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:1kb
    • 提供者:李叙琼
  1. FPGA-FIFO

    0下载:
  2. FPGA-跨时钟域总线信号可靠传输异步FIFO技术安全可靠,格雷码计数,减少亚稳态-FPGA-clock domain crossing bus signals reliable transmission of asynchronous FIFO safe and reliable, Gray code count, reducing the metastable
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:3kb
    • 提供者:云平
  1. fifo

    0下载:
  2. 异步FIFO实现 verilog代码,利用格雷码消除亚稳态-Asynchronous FIFO realize verilog code, Gray code to eliminate the use of metastable
  3. 所属分类:其他小程序

    • 发布日期:2024-11-29
    • 文件大小:1kb
    • 提供者:曹伟
  1. asyn-fifo

    0下载:
  2. 功能就是一个FIFO,first in first out!避免跨时钟域的亚稳态-Function is a FIFO, first in first out! To avoid the cross clock domain metastable
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:183kb
    • 提供者:zhusiwei
  1. ASIC_reset_shengna

    0下载:
  2. 复位问题是ASIC设计中的一个关键问题, 其处理得当与否将直接影响整个电路的性能, 在此本文从多个 角度对同步复位和异步复位进行了讨论和分析, 并且比较了各自的优缺点, 重点针对异步复位过程中存 在的亚稳态问题采用两级复位同步和复位分配缓冲树的方法进行了相应的解决。-Reset ASIC design problem is a key issue, which handled properly or not will direc
  3. 所属分类:软件工程

    • 发布日期:2024-11-29
    • 文件大小:170kb
    • 提供者:Bo Pang
  1. FIFO_ASY

    0下载:
  2. 异步FIFO,利用格雷码作异步FIFO指针减少亚稳态产生,利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:2kb
    • 提供者:253765952

源码中国 www.ymcn.org