搜索资源列表
LibSys
- 图书管理系统,DOS界面,输入书籍保存信息-books management system, dos interface , you can inout books and save the information
Design_and_simulation_of_inout_ports_in_ASIC_desig
- 在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍，同时，一些书籍介绍的方法在实际中无法使用，本文通过一个图象传感器的事例来详细说明INOUT口的设计方法，并提出一些与实际情况相符的仿真方法
VHDL 编程要注意问题
- VHDL 共定义了 5 种类型的端口，分别是 In, Out,Inout, Buffer及 Linkage，实际设计时只会用到前四种。。。
LibSys
- 图书管理系统,DOS界面,输入书籍保存信息-books management system, dos interface , you can inout books and save the information
Design_and_simulation_of_inout_ports_in_ASIC_desig
- 在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍，同时，一些书籍介绍的方法在实际中无法使用，本文通过一个图象传感器的事例来详细说明INOUT口的设计方法，并提出一些与实际情况相符的仿真方法-In ASIC design often used in bi-directional IO port to save the system s hardware resources. Ho
INOUT.DLL
- 用C++编写WINDOWS下端口操作动态链接库INOUT.DLL，用C++编写WINDOWS下端口操作动态链接库INOUT.D-With C++ Prepared WINDOWS port operation under dynamic link library INOUT.DLL, using C++ Prepared WINDOWS port operation under dynamic link library INOUT.D
Edma_Inout
- DSP编程方面的程序，实现了EDMA数据传输功能，对DSP初学者有用-DSP programming procedures, the realization of the EDMA data transmission functions, useful for beginners DSP
inout
- 第一个为输入5个整数，输出vec1中的元素值；输入3个字符，输出vec2中的元素值。第二个为输入若干个整数，以非整数结束并输出-The first five integers as input and output elements vec1 value enter the three characters, the output value vec2 elements. The second for the importation
inout
- 开发板控制,用来控制frv－pdk开发板上的声音信号的采集与输出-to control the pdk
files-inout
- 实现C++文件输入输出操作，以类为基础进行输入输出流的演示-Implementation C++ file input and output operations, to category-based input and output stream demo
inout
- 在VB中调用IO的方法主要的程序遗迹显示的内容-IO in VB to call the main method of the procedure shows the contents of relics and so on
account
- 当我们首次去银行开帐户时，银行卡里存放入一个初始金额（5元或10元）。在存折上有银行帐号和帐户余额。当向指定的银行帐号存钱时，余额会增加；当在指定的银行帐号取钱时，余额会减少。银行帐户一经开户，除非用户取消，否则银行应该保留用户的帐号以及和帐号对应的身份信息（这个程序中不考虑用户身份的认证）。将每个用户的帐号上的重要信息存放在一个文件名为inout.txt的文件中。为了可以随时随地查询用户的帐户里的余额信息，将帐户中的相关信息以二进制格
Inpout32
- 32 bit inout mux for embedded design
vb6-src
- Parallel Port Monitoring being enabled with the VB Program with help of InOut dll .
TOPDOWN
- top down parsing which is a simulation of predictive parser which checks the inout for a given string is acceptable or not
lab4
- vhdl uart lab ENTITY uart IS PORT ( SIGNAL clock,reset : IN STD_LOGIC SIGNAL sdatain : IN STD_LOGIC SIGNAL oready, sdataout : INOUT STD_LOGIC SIGNAL iready : INOUT STD_LOGIC S
cruels-inout
- 这是自己的原创，关于fpga的verilog代码中inout错误提示的理解-This is your own original, on the verilog fpga error code understanding inout
inout-vhdl
- c p u 读inout 端口的vhdl 程序-Read inout port vhdl program
Verilog语言中wire与reg的区别以及inout使用
- Verilog语言中wire与reg的区别以及inout使用
inout-simulation
- VERILOG inout端口仿真，modelsim实现,经过验证是好用的-VERILOG inout port emulation, modelsim realization is proven useful. .