搜索资源列表
fulladd
- 用于实现两个数相加的vhdl代码，在相应的编译器中使用-used to achieve the two summed VHDL code, the corresponding use of compiler
FULLADD
- Full adder using Verilog
fulladd
- 用于实现两个数相加的vhdl代码，在相应的编译器中使用-used to achieve the two summed VHDL code, the corresponding use of compiler
FULLADD
- Full adder using Verilog
FullAdd
- 全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系-fulladd
1_02_FullAdd4
- 四位元全加器,為Verilog/VHDL構成的IP模組電路-4bit fulladder
fulladd
- 元件例化方式来实现一个综合系统的快速设计，本例以一个全加器详细解释了元件例化方式的编程思想-To achieve rapid design of an integrated system of component instantiation way, in this case to a full adder detailed explanation of programming ideas component instantiation
fulladd
- this files in Quartus2 are fulladder