搜索资源列表

  1. uartverilog

    0下载：
  2. FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)

  3. 所属分类：VHDL编程

    • 发布日期：2024-10-10
    • 文件大小：196608
    • 提供者：mzl127

源码中国 www.ymcn.org