采用EPM570作为核心，外接FIFO，RAM。可进行数据采集，采用60M时钟的ADC ADS830E。ADC前端电路需要改为差分输入方式以减小电路噪声。该电路经过实际检验可以使用，需要将JTAG电阻改为220以下或者短接。-EPM570 used as a core, external FIFO, RAM. Can be a data collection, using 60M clock ADC ADS830E. ADC front

CPLD EMP570的最小系统，可作为学习EDA的核心板-The CPLD EMP570 the minimum system can be used as learning of the EDA core board

6数数码管显示,CPLD EMP570 ALTERA-6SMGplayer test

8位频率计 CPLD VHDL EMP570 ALTERA-Frequency8bit CPLD VHDL EMP570 ALTERA