搜索资源列表
cnt6
- 基于vhdl的6进制计数器模块，实现0-5计数
cnt6
- 数码管扫描显示控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上。复位时所有数码管全灭。
cnt6
- 基于vhdl的6进制计数器模块，实现0-5计数-VHDL-based 6-band counter module, to achieve 0-5 count
cnt6
- 数码管扫描显示控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上。复位时所有数码管全灭。-Scanning digital tube display controller, also showed that six different 0,1,2,3,4,5 digital graphics to digital tube 6. Reset all digital tube body.
11
- cnt6.bdf 六进制约翰逊计数器 counters.vhd 不同功能的简单计数器 count60.vhd 60进制计数器 count60.bdf 60进制计数器 counter_1024.vhd 8位二进制计数器 counter_1m.vhd 16位二进制计数器 counter.vhd N进制计数器-M Johnson cnt6.bdf six different functions counters.vh
cnt6
- vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
cnt6
- verilog实现的“六进制约翰逊计数器”。-verilog implementation of the " six hexadecimal Johnson counters."
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时
CNT6
- 用vhdl实现六位数值加法，用quartus||实现编译下载-Using vhdl six numerical addition, with the quartus | | realized compiled download
cnt6
- 这是一个16位计数器，你可以免费的试用，感谢参观下载我的源程序，谢谢。-this is a 16 counter.you can use it freely,thank you for your visit.