搜索资源列表

  1. 4bits_alu

    0下载:
  2. 实现4位加减乘除的alu,采用超前进位加法和布斯乘法,代码较为简单。-achieve four of the ALU arithmetic using CLA Bush and multiplication, code more simple.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:256kb
    • 提供者:陈晓炜
  1. adder_ahead8bit

    0下载:
  2. 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.-using verilog HDL achieve the eight-ahead adder, fully demonstrates the CLA for ordinary Adder and the distinction between.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:10kb
    • 提供者:剑指眉梢
  1. CLA

    0下载:
  2. 超前进位加法器得VHDL实现小点资料代码-CLA was a small point of information VHDL code
  3. 所属分类:并行运算

    • 发布日期:2024-11-22
    • 文件大小:1kb
    • 提供者:long
  1. adder

    0下载:
  2. 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定,而不需要依赖低位进位-8-bit CLA is to make your binary direct summand by summand and to decide, rather than to rely on low binary
  3. 所属分类:并行运算

    • 发布日期:2024-11-22
    • 文件大小:7kb
    • 提供者:
  1. trueif

    0下载:
  2. 一个超前进位加法器(及其testbench) .v文件-A CLA (and its testbench). V file
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:1kb
    • 提供者:QU YIFAN
  1. adder_32

    1下载:
  2. 超前进位加法器是通常数字设计所必备的,本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:1kb
    • 提供者:zhaohongliang
  1. 16bitCLA

    0下载:
  2. 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:7kb
    • 提供者:韩伟
  1. adder

    0下载:
  2. 运用VHDL语言实现四位超前进位加法器。-VHDL language using the four CLA.
  3. 所属分类:并行运算

    • 发布日期:2024-11-22
    • 文件大小:4kb
    • 提供者:吴伟
  1. CLA.VHDL.CODE

    0下载:
  2. cla vhdl code with a picture files.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:332kb
    • 提供者:YD
  1. ADDER(2)

    0下载:
  2. simple 16-bet CLA adder
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:2kb
    • 提供者:calvin
  1. adder

    0下载:
  2. 8位cla,采用for结构,可以扩张成32位或者16位-8 cla, used for the structure, you can expand into a 32-bit or 16-bit
  3. 所属分类:Windows编程

    • 发布日期:2024-11-22
    • 文件大小:36kb
    • 提供者:sigma
  1. 4

    0下载:
  2. simple code based on verilog shifter , cla ,clg , ALU , PC
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:3kb
    • 提供者:Tera
  1. cla

    0下载:
  2. a cla coding in verilog
  3. 所属分类:其他小程序

    • 发布日期:2024-11-22
    • 文件大小:224kb
    • 提供者:Lee Jonggun
  1. 16bit-CLA

    0下载:
  2. 16 bit carry look ahead adder verilog code
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:8kb
    • 提供者:praveen
  1. cla-adder

    0下载:
  2. cla adder code in vhdl
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-22
    • 文件大小:8kb
    • 提供者:nirjhar
  1. CLA-CCSv3.3

    0下载:
  2. F28035的DSP,CCS3.3应用环境的配置,可以在一台电脑上同时打开主CPU和CLA的调试界面,对于使用CLA的并且不习惯使用新版ccs4开发环境的用户很有用!-F28035 the DSP, CCS3.3 application environment configuration on a computer at the same time open the main CPU and CLA debug interface, u
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2024-11-22
    • 文件大小:2.72mb
    • 提供者:徐贺
  1. CLA-CCSv4.x

    0下载:
  2. F28035DSP,在CCS4环境下的配置,可以同时调试主CPU和CLA-F28035DSP, in the environment of CCS4 configuration, can debug the main CPU and CLA
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2024-11-22
    • 文件大小:2.07mb
    • 提供者:徐贺
  1. 32-bit-cla-adder

    0下载:
  2. This a code that describe 32 bit carry look ahead adder in VHDL(32 bit CLA).-This is a code that describe 32 bit carry look ahead adder in VHDL(32 bit CLA).
  3. 所属分类:汇编语言

    • 发布日期:2024-11-22
    • 文件大小:1kb
    • 提供者:hskim
  1. Memetic-CLA-PSO

    0下载:
  2. Memetic CLA PSO: A Hybrid Model for Optimization
  3. 所属分类:行业发展研究

    • 发布日期:2024-11-22
    • 文件大小:435kb
    • 提供者:mhfff
  1. CLA

    0下载:
  2. CLA adder:use vhdl to write the carry-lookahead adder which is a type of adder used in digital logic-CLA adder
  3. 所属分类:其他小程序

    • 发布日期:2024-11-22
    • 文件大小:1kb
    • 提供者:awen
« 12 3 4 5 6 7 8 9 10 ... 30 »

源码中国 www.ymcn.org