搜索资源列表
phase_detector_top_v1.1
- 使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。
phase_detector_top_v1.1
- 使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。-Virlog languages use a phase-locked loop procedure. Can be directly applied in the CPLD.
VerilogHDL
- Virlog语言的入门级教程,方便初学者学习并掌握这门语言-Virlog language entry-level tutorials, easy for beginners to learn and master the language
MASHENGvirlogTutorial
- 麻省理工大学的virlog教程,强烈推荐!-MASHENGvirlogTutorial
Lee-Sa-Ru-graphics-implementation
- FPGA 用virlog语言实现李萨茹图形的变化,包括调相,调频等功能。-FPGA using virlog language Lissajous Ru graphic changes, including phase modulation, frequency modulation.