搜索资源列表

  1. verilogzzhwfy

    0下载:
  2. 用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:5.46kb
    • 提供者:周正华
  1. verilogzzhwfy

    1下载:
  2. 用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:5kb
    • 提供者:周正华
  1. jishushizhong

    0下载:
  2. 用EDA开发板实现的24小时计数时钟,编程环境为MUXPLUS2.-EDA development board used to achieve the 24-hour count of the clock, programming environment for MUXPLUS2.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2024-11-29
    • 文件大小:240kb
    • 提供者:王雨轩
  1. yueqvyanzou

    0下载:
  2. 基于MUXPLUS2的VHDL程序,实现音乐播放,-MUXPLUS2 the VHDL-based procedures, the realization of music player,
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:25kb
    • 提供者:刘英
  1. jisuanqi

    1下载:
  2. 用VHDL语言实现通用计算器设计,MUXPLUS2软件仿真验证-Implementation using VHDL language design generic calculator, MUXPLUS2 software simulation to verify
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:1.02mb
    • 提供者:DAVID
  1. count999

    0下载:
  2. vhdl实现的计数器,可以从0记到999,该代码使用模块化设计思想,开发工具muxplus2-achieved vhdl counter, can be recorded from 0 to 999, the code uses the modular design concept, development tools muxplus2
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:201kb
    • 提供者:gmaj
  1. SHIZI

    0下载:
  2. 汉字数字显示,用VHDL语言编写,开发环境为MUXPLUS2-HANZIXIANSHI
  3. 所属分类:书籍源码

    • 发布日期:2024-11-29
    • 文件大小:332kb
    • 提供者:FEI
  1. unit5

    0下载:
  2. 低频数字式相位测量仪 使用的VHDL语言,在MUXPLUS2环境下使用! -digit hpase detecter use for low-frequence
  3. 所属分类:其他小程序

    • 发布日期:2024-11-29
    • 文件大小:53kb
    • 提供者:rory
  1. MUXplus2

    0下载:
  2. Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Max+plusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface an
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:1.02mb
    • 提供者:vanrry

源码中国 www.ymcn.org