搜索资源列表
ledleft
- xilinx的SPARTAN-3E入门开发板实例 根据官方公布的led移动范例改写。 原范例仅提供了源代码、烧写文件以及dos窗口下使用的烧写bat文件。 本实例采用了ise7.1i创建，在ise下重建整个工程，有助于初学者理解使用。-xilinx the SPARTAN-3E portal development board examples According to the official announcement l
vhdl0716
- ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。
xilinxFPGAdesign
- 通过ISE7.0介绍xilinxFPGA设计工具的使用.
ISE7[1].1ichinese
- ise7.1的中文说明，对初次使用者大有帮助，能够在较短时间内掌握ise7.1
ISE7.1
- ISE7.1i中文教程內有圖示,適合初學者剛開始參考
CEU
- 信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1
AGC
- 自动增益控制Verilog编程，本程序开发环境为xilinx ISE7.1
FPGAHuffman
- 在嵌入式FPGA开发环境(ISE7.1)下的Huffman编解码的程序.
MulPar
- 八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。
ISE7.1lesson
- ISE最常用的FPGA、CPLD开发软件教程，对代码的编绎、下载等环节十分有用。
ledleft
- xilinx的SPARTAN-3E入门开发板实例 根据官方公布的led移动范例改写。 原范例仅提供了源代码、烧写文件以及dos窗口下使用的烧写bat文件。 本实例采用了ise7.1i创建，在ise下重建整个工程，有助于初学者理解使用。-xilinx the SPARTAN-3E portal development board examples According to the official announcement l
vhdl0716
- ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。-ISE7.1, using VIRTEX-II chip. Adc realize data sampling, on average, channel selection, the sampling clock select, adjust data formats, including fifo,
xilinxFPGAdesign
- 通过ISE7.0介绍xilinxFPGA设计工具的使用.-ISE7.0 introduction xilinxFPGA through the use of design tools.
ISE7[1].1ichinese
- ise7.1的中文说明，对初次使用者大有帮助，能够在较短时间内掌握ise7.1-ise7.1 the Chinese that the initial users of a great help in a relatively short period of time to master ise7.1
ISE7.1
- ISE7.1i中文教程內有圖示,適合初學者剛開始參考-Chinese Course ISE7.1i there are icons, suitable for beginners beginning reference
CEU
- 信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1-Verilog programming channel estimation, the program development environment for Xilinx ISE7.1
AGC
- 自动增益控制Verilog编程，本程序开发环境为xilinx ISE7.1-AGC Verilog programming, the program development environment for the xilinx ISE7.1
FPGAHuffman
- 在嵌入式FPGA开发环境(ISE7.1)下的Huffman编解码的程序.-FPGA in the embedded development environment (ISE7.1) under the Huffman codec procedures.
MulPar
- 八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。-8 Multiplier VHDL language. Tools used ISE7.1, realize eight by eight-bit multiplication.
ISE7.1i_course
- ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users