搜索资源列表
VGA
- 电源：稳压的＋5V电源，电流小于300mA。 视频输入：RGB＋HSYNC＋VSYNC信号，取自VGA卡，刷新率与NTSC标准兼容。 视频输出：混合视频和S－视频（Y/C）。 支持的视频标准：PAL B、G、H和NTSCM。 电路要求VGA卡能发送与PAL或NTSC标准视频时序兼容的RGB格式视频信号。
VGA
- 电源：稳压的＋5V电源，电流小于300mA。 视频输入：RGB＋HSYNC＋VSYNC信号，取自VGA卡，刷新率与NTSC标准兼容。 视频输出：混合视频和S－视频（Y/C）。 支持的视频标准：PAL B、G、H和NTSCM。 电路要求VGA卡能发送与PAL或NTSC标准视频时序兼容的RGB格式视频信号。 -Power: 5 V regulated power supply current of less th
vga_timing_gen
- verilog文件 实现VGA时序驱动，产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
vga
- 从fpga到vga输出的verilog程序，信号包括了RGB,VSYNC,HSYNC信号！-the program in verilog from fpga to vga ,which includes the signal of red\green\blue and vsync\hsync.
VGA
- 实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg
vga_timing_gen
- verilog文件 实现VGA时序驱动，产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
vb_setmode
- Descr iption : Modify CRT1 Hsync Vsync to fix LCD mode timing.
lv_to_vhs
- Image processing - LV to HSYNC and VSYNC