搜索资源列表
TopologyNetwork6
- 专家点评: + t" I2 `0 b％ c4 f7 Da.能在十天内完成基本功能还是很不错的，界面友好，能考虑使用Stack的显示方式很不错的。在程序构架设计上还需要提高；SubVI的Icon没有实现及程序构架清晰度不高反映了作者在代码实现前并没有进行详细的程序设计，加油！。* V# V$ K5 ~7 o3 H7 L b.使用LV7.1基本功能,程序功能完善,巧用数据库的方法来实现点的记录保存是一个不错的创意.缺点:也许是个bu
CET4
- 前几天没怎么到这里逛了，居然被我发现还有这样的原创，精神可嘉，所以我就来凑合一下，来个C++版的，从Pentie同学选用的Java和Python来看应该是在Uinux下工作的吧，偶也正往这个方向学习，有不懂的希望能多多指教。 ( h7 ` v3 O1 ~$ G9 _, r附带说几句，其实我改用其他语言来写并不是又想搞什么优劣之争。这里也就进行了一下简单的HTTP协议练习和字符串练习，毕竟没有用split这样方便的函数，需要自己来处理
h7
- vc做的DTU管理界面程序，包括中文两个页面-vc do DTU Management Interface procedures, including two pages of Chinese
PIDSimulink
- 但由 于传统&’(控制器不具有在线整定参数#+##’ 及#( 的 功能!致使其不能满足在不同$及$ 下系统对&’(参 数的要求!从而影响其控制效果的进一步提高& 本 文介绍了具有自整定&’(参数功能的一类模糊控制 器的设计方法!并在./01/2中用34561478对控制器进 行了仿真! 结果表明与传统&’(控制器相比模糊控 制器取得了更好的控制效果&-T/RMN H7 LH7PM704H7/1 /NU
Verilog
- 七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iD
update_H7_G2
- 更新H7II固件,Himedia产品，视频解码(Update the H7II FW, Himedia product, vedio decoding process)
海思芯片烧写工具与教程
- 海思Hi3751（64位4核A9架构CPU，主频1.5GHz ; 6核GPU，1G DDR、2K/4K H.265解码）是国内首款开发的智能电视主芯片，如图1所示。自此，国产智能彩电“无芯”状态成为历史。目前，海思Hi3751V620、Hi3751V510、Hi3751V551等芯片已成为TCL、长虹、创维、海信、康佳、海尔、夏普等多个品牌大屏幕4K智能电视的首选“心脏”，如康佳V600、创维G8200与H7、海信的K300和K700、