FPGA异步时钟设计中的同步策略，需要

FPGA异步时钟设计中的同步策略，需要-FPGA design of asynchronous clock synchronization strategy, the need for

基于Cyclone EP1C6240C8 FPGA的时钟产生模块。主要用于为FPGA系统其他模块产生时钟信号。采用verilog编写。 使用计时器的方式产生时钟波形。 提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system cl

FPGA时钟分频的源代码，已经测试通过！-FPGA clock divider source code, has been tested!