搜索资源列表
FPGACPLD
- 学习FPGA CPLD的入门文档，比较适合初学者-learning portal CPLD FPGA files, suitable for beginners
FPGACPLD
- 西安大唐电讯的经典内部培训资料，写的很有水平，希望大家能从中领悟点东西
HSDIinterface
- 《ALTERA FPGACPLD高级篇》高速串行差分接口（HSDI）设计实例
LogicLock
- 《ALTERA FPGACPLD高级篇》LogicLock设计实例
FPGACPLD
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
基于Altera FPGACPLD的电子系统设计及工程实践
- 基于Altera FPGACPLD的电子系统设计及工程实践
FPGACPLD设计工具──Xilinx+ISE使用详解
- FPGACPLD设计工具──Xilinx+ISE使用详解
FPGACPLD
- 学习FPGA CPLD的入门文档，比较适合初学者-learning portal CPLD FPGA files, suitable for beginners
FPGACPLD
- 西安大唐电讯的经典内部培训资料，写的很有水平，希望大家能从中领悟点东西-Xi
HSDIinterface
- 《ALTERA FPGACPLD高级篇》高速串行差分接口（HSDI）设计实例- ALTERA FPGACPLD High chapter Differential high-speed serial interface (HSDI) design example
LogicLock
- 《ALTERA FPGACPLD高级篇》LogicLock设计实例- ALTERA FPGACPLD High chapter LogicLock design example
FPGACPLD
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平-In digital circuit design, timing design is a main indicator
FPGA
- FPGACPLD数字电路设计经验分享，CPLD digitalcircuitdesignexperiencetoshare-FPGACPLDdigitalcircuitdesign experiencetoshare
FPGACPLD(datang)
- FPGACPLD数字电路设计经验分享(大唐).pdf
Quartus2(FPGACPLD)
- 在Quartus2上的FPGACPLD设计，PDF文档-The FPGACPLD design in Quartus2 , PDF documents
Altera-FPGACPLD
- Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a
FPGACPLD
- FPGACPLD.rar 经验谈的无位置传感器的电机控制，步进电机，控制实现，可调占空比-FPGACPLD.rar Experience of the motor control without position sensor, stepper motor, control implementation, adjustable duty cycle
基于Quartus-II-的FPGACPLD开发
- 基于Quartus-II-的FPGACPLD开发(Development of FPGACPLD based on Quartus-II)