搜索资源列表
VHDLshixuluoji
- 简单的12位寄存器 带三态输出的8位D寄存器：74374 简单的锁存器-simple register with 12 three-state output of eight D Register : 74374 simple latch
Atmega8D
- 用 Atmega8 实现D触发锁存器的功能
8_lu_jian_pan_D_chu_fa_qi
- 实验四(第二版)：用 Atmega8 实现D触发锁存器的功能 实现目的： 1． 管脚设定为输入时，了解如何可以编程设定上拉电阻。 2． 如何使用软件控制取样频率及时间，达到一定的抗干扰目的 3． 为了让程序运行更稳定，防止跑飞，如何使用看门狗？
yibuqinglin
- 含异步清0和同步时钟使能的4位加法计数器 含计数使能,异步复位和计数值并行预置功能4位加法计数器,由实验图1所示,图中间是4位锁存器 rst是异步清信号,高电平有效 clk是锁存信号 D[3..0]是4位数据输入端.当ENA为 1 时,多路选择器将加1器的输出值加载于锁存器的数据端 当ENA为 0 时将\"0000\"加载于锁存器.
VHDLshixuluoji
- 简单的12位寄存器 带三态输出的8位D寄存器：74374 简单的锁存器-simple register with 12 three-state output of eight D Register : 74374 simple latch
Atmega8D
- 用 Atmega8 实现D触发锁存器的功能-Atmega8 triggered by the realization of D latch function
8_lu_jian_pan_D_chu_fa_qi
- 实验四(第二版)：用 Atmega8 实现D触发锁存器的功能 实现目的： 1． 管脚设定为输入时，了解如何可以编程设定上拉电阻。 2． 如何使用软件控制取样频率及时间，达到一定的抗干扰目的 3． 为了让程序运行更稳定，防止跑飞，如何使用看门狗？-Experiment IV (second edition): The Atmega8 trigger D latches realize the function of the
yibuqinglin
- 含异步清0和同步时钟使能的4位加法计数器 含计数使能,异步复位和计数值并行预置功能4位加法计数器,由实验图1所示,图中间是4位锁存器 rst是异步清信号,高电平有效 clk是锁存信号 D[3..0]是4位数据输入端.当ENA为 1 时,多路选择器将加1器的输出值加载于锁存器的数据端 当ENA为 0 时将"0000"加载于锁存器.-With asynchronous and synchronous clock clearance
dff
- 用vhdl编写的D触发器，锁存器等，不需帐号就可自由下载此源码-VHDL prepared using D flip-flops, latches and so on, no account can be a free download this source
d
- 8乘以8点陈显示，显示动态箭头案,74ls595锁存器和８位单片机 -8 multiplied by 8 o clock Chen revealed that show the dynamic arrow case, 74ls595 latch and 8-bit MCU
74ls373
- 373为三态输出的八D透明锁存器，共有54/74S373和54/74L373两种线路结构-373 for the three-state output of the eight D transparent latch, a total of two lines 54/74S373 and 54/74L373 structure
0809chengxu
- AD0809程序，ADC0809 是8 位逐次逼近型A/D转换器。它由一个8路模拟开关、一个地址锁存译码 器、一个A/D 转换器和一个三态输出锁存器组成（见图1）。多路开关可选通8个模拟通道， 允许8 路模拟量分时输入，共用A/D 转换器进行转换。三态输出锁器用于锁存A/D 转换完 的数字量，当OE 端为高电平时，才可以从三态输出锁存器取走转换完的数据。-AD0809 procedures, ADC0809 is
houchedianzhen
- 电路与程序分析:我们选用的是MCS51系列单片机74LS273 D锁存器 74LS32 或门电路 ，单片机做主控, 因为单片机的端口有限所以用74LS273做锁存 74LS32做脉冲分配-Circuit and program analysis: Our choices are the MCS51 series microcontrollers 74LS273 D latch 74LS32 OR gate circuit, the co
D
- 用数码管编的时钟程序，采用了数码管的动态显示，没有锁存器-Part of the clock with a digital control program, using the digital control of dynamic display, no latch
suocunqi
- Ｄ锁存器ＶＨＤＬ语言描述。使能端有效时，Ｑ《＝Ｄ-D latch described in VHDL language. Enable effective end when, Q " = D
kaitibaogao
- 实现CPLD对数据选择器，A/D转换器，锁存器及DPRAM的控制-CPLD implementation of the Data Selector, A/D converter, the control latch and DPRAM
D_latch
- actel fpga Verilog D锁存器-actel fpga Verilog D latch
D_latch
- 硬件描述语言写的D锁存器源代码，适合于EDA技术与应用开发-Hardware descr iption language to write D latch source code, suitable for EDA technology and application development
Exp301
- 这是一个D锁存器完整文件，打开quartus2运行即可(This is a complete file of the D latch, open the quartus2 to run)
一种CML锁存器仿真
- 一种基于CML 的D 触发器仿真，其中用HSPICE方正对比了两种D触发器的延迟和功耗(A D flip-flop simulation based on CML)