搜索资源列表
clk
- 时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件
clk
- c5000系列的clk程序，希望对大家有所帮助
clk_div
- VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3-Verilog realize multi-clock, can be applied to assembly line. Input CLK, the output CLK1, CLK2, CLK3
clk
- 时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件-Clock Generator clkgen use of external clock signal clk to generate a series of clock signal clk1, fetch, alu_clk sent to other parts of the CPU
clk
- c5000系列的clk程序，希望对大家有所帮助-c5000 series clk procedures, and they hope to help everyone
clk
- just division the clock into 2
9600divider
- 任意分频器,可以实现FPGA的CLK分频功能，已通过编译-Arbitrary frequency divider can be achieved FPGA-CLK sub-band capabilities, has passed the compilation
clk_divider
- Simple Clk Divider for FPGA design in Verilog -Simple Clk Divider for FPGA design in Verilog
clk
- Verilog HDL clk 带延迟的时钟，对于处理时钟同步问题有益-Verilog HDL clk
msp430x54x-01-CLK
- MSP430 F5 系列 时钟配置，网上的基本都是F1系列的-MSP430 F5 CLK setting
clk
- DSK6455上的关于clk的程序，帮组你很好的学习DSp-clk for DSK6455
clk
- 此程序句有多个clk去控制数据的传输，由于两个时钟不同，需要去经协调-iclk oclk
CLK
- ARM7系列中的LPC2132对CLK得设置以及一些小示例程序，都是开发板自带程序。-The LPC2132 ARM7 family CLK have set as well as some small sample programs are to develop board comes procedures.
digital-clk
- 微机接口与原理的时钟实验 带显示 和输入-CLK 8086
CLK
- QuartusII平台verilog语言实现的CLK下降沿测试-CLK falling edge QuartusII platform
clk
- counting clk,, which count in increasing order..
clk
- general ColdFire CPU kernel clk handling
ADC0808-CLK-PULSE
- ADC0808与单片机的连接中，在延时函数中实现输出CLK脉冲，就可以既不用外接硬件，也不占用单片机本身的硬件资源，同样也达到了延时目的，可谓一举多得-ADC0808 with microcontroller connection, the delay function to achieve the output CLK pulse, you can either use an external hardware, nor hardwa
clk-periph
- clk periph get parent for Linux v2.13.6.
clk-periph
- clk periph get parent for Linux v2.13.6.