搜索资源列表
vhdlllbaogao
- 成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角分配图如下： 7仿真结果如下： -Chengdu University of Technology II-based FPGA design process report connotation source and the
亮剑Net-深入体验与实战精要
- 目录 第一篇 技术基础总结 第1章 .NET，你真的知道了吗 1.1 搞清自己是干什么的 1.2 .NET的几个特性 1.3 万丈高楼平地起：面试者必会 1.3.1 C#介绍 1.3.2 命名空间 1.3.3 C#语法格式要点 1.3.4 变量 1.3.5 类型推断 1.3.6 变量的作用域 1.3.7
数据结构的C++描述
- 目 录 译者序 前言 第一部分 预备知识 第1章 C++程序设计 1 1.1 引言 1 1.2 函数与参数 2 1.2.1 传值参数 2 1.2.2 模板函数 3 1.2.3 引用参数 3 1.2.4 常量引用参数 4 1.2.5 返回值 4 1.2.6
数据结构(C#语言版)
- 数据结构(C#语言版) 计算机程序语言书： 目 录 第1章 绪论 1 1.1 数据结构 1 1.1.1 学习数据结构的必要性 1 1.1.2 基本概念和术语 2 1.2 算法 7 1.2.1 算法的特性 7 1.2.2 算法的评价标准 8 1.2.3 算法的时间复杂度 9 1.3 数学预备知识 11 1.3.1 集合 11 1.3.2 常用的数学术语 11 1.3.3 对数 12
vhdlllbaogao
- 成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角分配图如下： 7仿真结果如下： -Chengdu University of Technology II-based FPGA design process report connotation source and the
decoder_3_8
- 采用VHDL语言编写8线-3线优先编码器，在MAX+plus软件下实现。-Using VHDL language-3 line 8 line priority encoder, in MAX+ Plus software to achieve.
chap9
- 用assign 语句描述的三态门，三态双向驱动器，3-8 译码器，8-3 优先编码器-With the assign statement describing the three-state gate, three-state bi-directional drive, 3-8 decoder ,8-3 priority encoder, etc.
6_coder
- VHDL编写！8-3线编码器大全！ 包括 coder8_3.vhd 8线/3线编码器 coder8_3_1.vhd 8线/3线编码器 sn74ls148.vhd 8线/3线优先编码器 coder16_4.vhd 16线/4线优先编码器-VHDL write! 8-3 line encoder Daquan! Including coder8_3.vhd 8 line/3 line encoder coder8_3_1
coder8_3
- 8-3优先编码程序，是利用VHDL编写的，自己弄得，上传下-8-3 priority coding process is the use of VHDL prepared herself to look, upload the next
vhdl
- 3vhdl简单程序设计；4,8-3优先编码器5,3-8译码器；6,6d锁存器；7，数码管扫描显示；8，四位二进制加法计数器-3vhdl simple programming 4,8-3 5,3-8 priority encoder decoder 6,6 d latch 7, the digital scan 8, four binary up counter
8-to-3-Priority-Encoder
- 1．74148：8-3优先编码器（8 to 3 Priority Encoder）-1.74148:8-3 priority encoder (8 to 3 Priority Encoder)
8-3-priority-encoder
- 用verilog硬件描述语言实现的8-3优先编码器-8-3 priority encoder
coder_83
- 8/3 优先编码器 输入信号：使用按键1、2、3、4、5、6、7、8。 按键1、2、3、4、5、6、7、8连接：PIO 0—PIO 7；（引脚号为：8、9、10、12、13、17、18、19） 使能信号：可设可不设，这里笔者不设置。 输出信号：数码管8。-8/3 priority encoder input signal: use keys 1, 2, 3, 4, 5, 6, 7, 8. Key
WORK4
- 可编程逻辑器件实现VHDL8-3优先编码器-8-3 priority encoder decoder
coder83
- 基于VHDL的8-3优先编码器模块，din0-din7八位二进制输入编码后输出三位编码结果。采用正逻辑设计，高电平有效。-8-3 priority encoder module, based on VHDL din0- din7 eight binary input encoded output three coding results. Adopt positive logic design, high level effective
Lab7_pencode83
- 8-3优先编码器的设计与实现.8-3优先编码器的真值表，本实验中用Verilog语句来描述.-Design and implementation of 8-3 priority encoder.8-3 priority encoder truth table, use the Verilog statement in this experiment to describe.
EDA
- 1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器（并行输入串行输出） 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器（6位右移寄存器）
8051
- 基于8051单片机的抢答器设计，有四种工作状态的切换，由两个开关控制，兼备记分牌的作用，硬件电路中有一个3线8线优先编码器，节省IO口-Responder 8051-based design, there are four working state switching, the role of the two switches control both the scoreboard, the hardware circuit has
实验三（1）的指导书
- 8-3优先编码， 1、学会用Verilog语言的描述方式来设计电路； 2、熟悉8—3优先编码器，并用Verilog语言实现其功能； 3、掌握Cyclone系列FPGA的程序加载，熟练掌握将.sof文件加载到实验箱中，实现8—3优先编码器的效果。(8-3 priority coding, 1. Learn to design the circuit with Verilog descr iption; 2. Familiar w
pencode83b
- 8-3优先编码器，在vivado中的项目，可直接打开.xpr，版本vivado2017.4(8-3encodervivado2017.4)