搜索资源列表
mux1-8
- 8选1数据选择器行为建模及测试Verilog代码-8 selected one data selector Verilog behavioral modeling and testing code
eight_choose
- 8选1数据选择器-8 election 1 data selector
Mux81a
- 8选1数据选择器 VHDL文件 数电很有用的-8 to 1 Data Selector VHDL file useful for digital circuits
exp1.5_mux8_1
- 用VHDL及verylog语言设计一个8选一数据选择器，可以在Quartus II中仿真-Language Design with VHDL and verylog a 8-to-one data selector, you can simulate in the Quartus II
mux8_1
- VHDL实验，8选1数据选择器，功能是通过地址代码从8个输入数据信号中选出一个进行输出。-8 choose 1 data selector, through the address code from eight input data to choose a signal output.