搜索资源列表

  1. VHDL范例

    0下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:41.88kb
    • 提供者:kerty
  1. Verilog教程

    0下载:
  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要
  3. 所属分类:电子书籍

    • 发布日期:2009-06-09
    • 文件大小:3.98mb
    • 提供者:mayzhao
  1. C语言实战105例

    0下载:
  2. C语言实战105例 第1部分 基础篇 实例1 一个价值“三天”的BUG 2 实例2 灵活使用递增(递减)操作符 5 实例3 算术运算符计算器 7 实例4 逻辑运算符计算器 9 实例5 IP地址解析 11 实例6 用if…else语句解决奖金发放问题 13 实例7 用for循环模拟自由落体 16 实例8 用while语句求n! 19 实例9 模拟银行常用打印程序 22 实例10 使用一维数组统计选票 26 实例11
  3. 所属分类:Windows编程

    • 发布日期:2012-03-06
    • 文件大小:639.04kb
    • 提供者:jawin@126.com
  1. 中文版SQL Server2000开发与管理应用实例

    0下载:
  2. 第 1 章 安装和配置SQL Server 1 1.1 SQL Server的版本和版本选择 1 1.2 安装SQL Server的常见问题 3 1.3 如何理解实例 5 1.4 如何实现无值守安装 5 1.5 Desktop Engine 9 1.5.1 MSDE 2000概述 9 1.5.2 获取MSDE 2000 9 1.5.3 安装MSDE 2000 10 1.5.4 管理MSDE 2000 11 1.5.5
  3. 所属分类:SQL Server数据库

    • 发布日期:2009-03-17
    • 文件大小:275.59kb
    • 提供者:star_lgx@163.com
  1. VHDL范例

    0下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2024-11-19
    • 文件大小:42kb
    • 提供者:kerty
  1. assignment

    0下载:
  2. 中科院VHDL学习资料,很好的东西,希望对大家有用-Chinese Academy of Sciences VHDL learning materials, a very good thing, everyone would like to be useful
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-19
    • 文件大小:4.08mb
    • 提供者:wangxin
  1. AssignmentP3

    0下载:
  2. Assignment 3 Construct VHDL models for 74-139 dual 2-to-4-line decoders using three descr iption styles, i.e., behavioral, dataflow and structural descr iptions. (1) Synthesize and (2) simulate these models respectivel
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-19
    • 文件大小:138kb
    • 提供者:魏攸
  1. Assignment-3

    0下载:
  2. Assignment 3 Construct VHDL models for 74-139 dual 2-to-4-line decoders using three descr iption styles, i.e., behavioral, dataflow and structural descr iptions. (1) Synthesize and (2) simulate these models respectively
  3. 所属分类:软件工程

    • 发布日期:2024-11-19
    • 文件大小:33kb
    • 提供者:董振兴
  1. assigment3

    0下载:
  2. Construct VHDL models for 74-139 dual 2-to-4-line decoders using three descr iption styles, i.e., behavioral, dataflow and structural descr iptions. Synthesize and simulate these models respectively in the environmen
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-19
    • 文件大小:303kb
    • 提供者:胡珩
  1. yimaqi_beh

    0下载:
  2. 8位计数器作业中的behavioral描写,没有带testbench,已经通过-1. Construct VHDL models for 74-139 dual 2-to-4-line decoders using three descr iption types, i.e., behavioral, dataflow and structural descr iptions. Synthesize and simulate these
  3. 所属分类:其他小程序

    • 发布日期:2024-11-19
    • 文件大小:1kb
    • 提供者:maria

源码中国 www.ymcn.org