搜索资源列表
board123
- 1 本程序为DSK板的初始化过程。 2.当DSP的主时钟频率为50MHz时，计算锁定时间定时器PLLCOUNT的值，并修改相关程序。 3.将主时钟的频率分别设置为50MHz、20MHz、10MHz、5MHz，通过观察LED指示灯的闪动频率来验证程序运行是否正确。-a procedure for DSK board initialization process. 2. When DSP master clock frequency
DCT_vhdl
- IDCT-M is a medium speed 1D IDCT core -- it can accept a continous stream of 12-bit input words at a rate of -- 1 bit/ck cycle, operating at 50MHz speed, it can process MP@ML MPEG video -- the core is 100％ synthesi
FFTtttji
- FFT基2 处理器（定点，16bit，50MHz）碟型运算单元原代码-FFT-2 - 2 processor (sentinel, 16bit, 50MHz) - Operational dish original code modules
HardwareSolutionforRSEncodingandDecodinginWideBand
- 提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
filterdesign1
- 带通滤波器的设计及滤波例子，给出了30~50Mhz的一个带通滤波器的设计实例
band-pass
- 30~50MHz的matlab设计程序，给出了响应曲线并给出了滤波实例
dmc_verilog
- 本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
SourceCodeV0.1
- Der Aufbau eines kleinen Frequenzzä hers ist dank der heutigen Atmel AVR Controller oder aber auch der Mikrochip PIC Controller (um nur zwei zu nennen) relativ schnell und einfach aufzubauen. Dazu werden meist die in
mypaomadeng
- 该程序实现跑马灯效果,跑马灯共4个状态循环显示，本程序只使用了4个LED显示，可改变程序中的输出位数，增加显示位数。 INT_DIV 模块用于对主频进行分频，该实验中采用主频为50MHz的频率，进过分频产生5Hz的频率，以便在实验板上显示。（如果不分频直接用于实验板，LED将显示一直是亮的。） LED 模块用于产生4种不同的状态进行显示。 在电路中都是低电平有效。
pinlvji
- Keilc51和proteus环境下实现的0－50MHz的频率计。
计数器控制周期性写时序
- 50MHz的晶振频率，可以产生50MHz的计数器。每个计数周期代表20ns。 每毫秒产生一个写脉冲，意味着20000个时钟为一个大循环，换成二进制，需要15位的计数器，计到19999强制归零。 不可能产生30ms的准确写宽度，最小只能用两个周期产生40ms宽的写脉冲。
board123
- 1 本程序为DSK板的初始化过程。 2.当DSP的主时钟频率为50MHz时，计算锁定时间定时器PLLCOUNT的值，并修改相关程序。 3.将主时钟的频率分别设置为50MHz、20MHz、10MHz、5MHz，通过观察LED指示灯的闪动频率来验证程序运行是否正确。-a procedure for DSK board initialization process. 2. When DSP master clock frequency
DCT_vhdl
- IDCT-M is a medium speed 1D IDCT core -- it can accept a continous stream of 12-bit input words at a rate of -- 1 bit/ck cycle, operating at 50MHz speed, it can process MP@ML MPEG video -- the core is 100％ synthesi
FFTtttji
- FFT基2 处理器（定点，16bit，50MHz）碟型运算单元原代码-FFT-2- 2 processor (sentinel, 16bit, 50MHz)- Operational dish original code modules
filterdesign1
- 带通滤波器的设计及滤波例子，给出了30~50Mhz的一个带通滤波器的设计实例-Bandpass filter design and filtering example is given a 30 ~ 50Mhz band-pass filter design example
band-pass
- 30~50MHz的matlab设计程序，给出了响应曲线并给出了滤波实例-30 ~ 50MHz of matlab design procedures are given response curve and gives examples of the filtering
50M
- verilog 语言写的分频模块，实现用50Mhz的时钟频率分出1hz的频率，也就是一秒的频率-verilog language sub-frequency module, using the 50Mhz clock frequency 1hz separation, that is, the frequency of second
50mhz
- 使用的50MHZ分频器，能实现简单的分频，而不用调用IP核DCM，可直接调用到程序中使用-Use 50MHZ divider, to achieve a simple frequency, instead of calling the IP core DCM, can be directly used in the program call to
FREQ-DIV-50MHz-to-64kHz
- Frequency divider implement on DE1 board, Clock in (OSC = 50MHz)to 64kHz
50Mhz-250W-Rf-Power-Amplifier-With-Irf510---Schem
- 50Mhz 250W Rf Power Amplifier With Irf510 - Schematic