搜索资源列表
ad9851-1
- 经典的dds发生器ad9851vhdl的并行通信代码，能实现6倍频和正弦波的输出。不好k我。
SPWM_ASM
- 本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。 主程序的工作是根据输入的调制波频率计算N、2N和M值。
实用倍频电路
- fpga实用倍频电路-Frequency Circuit
dmc_verilog
- 本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。-This example uses a DCM module, the input clock 50MHz, frequency-doubled to 100MHz, frequency to 25MHz, the frequency of different values demonstrated through
SPWM_ASM
- 本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。 主程序的工作是根据输入的调制波频率计算N、2N和M值。 -Example for the carrier frequency 20KHz, or carrier
phase_lock_vhdl
- 在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.-To achieve phase-locked loop in the VHDL source code and documentation. Normally used when the frequency or frequency-doubling phase locked.
laowai
- 采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式-Sampling method to generate three-phase SPWM wave open-loop speed control procedures for the carrier frequen
ZLJISHUQI
- 】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点-】 The article focused on single-chip-based optical pulse encode
statemachine
- 基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
RH8000
- 基于状态监测的全数字预测倍频技术，适合做转速测量的预测算法。-Condition monitoring based on the prediction of all-digital frequency doubling technology, suitable for measuring the speed prediction algorithm.
EP2C20_TEST
- 内含无刷电机驱动VHDL模块，读码盘4倍频模块，并用NIOS核实现简单无刷电机闭环控制。-Brushless motor driver includes VHDL modules, reading frequency module plate 4, and nuclear NIOS simple closed-loop control of brushless motor.
UART1
- C8051F130串口1测试程序，使用内部时钟，4倍频，100MHZ主时钟，波特率115200，发送什么数据，返回什么数据。发送数据采用查询方式发送，接收数据采用中断方式接收。-C8051F130 serial port a test program, using the internal clock, four multiplier, 100MHZ master clock, the baud rate 115200, send wh
last
- 微机原理与接口技术———倍频信号发生器的的分析与设计 ）主要任务：有一输入方波信号f0(50Hz~100Hz)，时钟信号1MHz。要求输出信号： f1＝2* f0， f2＝4* f0。（自动跟踪） -Microcomputer Principle and Interface Technology--- Frequency Signal Analysis and Design of generator) Main tasks
Digitalpower
- 单片机设计了一种单片锁相倍频电 路，利用片内定时器和数字算法实现了对输入信号的同步 锁相和倍频，并输出倍频信号-: A single- chip digital phase- locking frequency- multi- plier circuit is designed based on the AT89c2051.The circuit can track the input signal in- phase
uart
- 一个串口程序uart，采用2/4倍频采样，符合16550规范。- Serial port procedure uart, uses 2/4 frequency multiplication sampling, conforms to 16550 standards.
IA6464
- IA6464是OSD电路，与MCU配合使用，可控制不同类型的显示系统。显示点阵为12*18，内置部分数字、英文字符、日文字符。电路集成上电复位电路和VRAM清零电路用于减轻MCU的工作量，同时内置相位比较器和4倍频电路，可有效减小系统电路板的面积与外围电路成本。-IA6464 is the OSD circuit, used in conjunction with the MCU can control different types
IA9211
- 可显示中文的低成本OSDIA9211。IA9211是OSD电路，与MCU配合使用，可控制不同类型的显示系统。显示点阵为12*18，内置部分数字、英文字符、日文字符。电路集成上电复位电路和VRAM清零电路用于减轻MCU的工作量，同时内置相位比较器和4倍频电路，可有效减小系统电路板的面积与外围电路成本。-To display low-cost Chinese OSDIA9211. IA9211 is the OSD circuit, use
Encoder-Frequency-Doubling-
- 对主轴编码器脉冲固定倍频，首先4倍频，然后N倍频，要求转速波动小,内附参考资料-Fixed on the spindle encoder pulse frequency, the first 4x, then N frequency, requiring speed fluctuation is small, containing a reference
chengxu
- 4位乘法器，4位除法器，K倍频的VHDL实现-Four multipliers, four dividers, K multiplier of VHDL
jingxiang_beipin
- 实现编码器鉴向和4倍频，可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)