搜索资源列表
可预置的8位计数器源程序
- 可预置的8位计数器程序的主要部分分析 #include <AT89X51.H> //器件配置文件 #define uchar unsigned char //变量类型的宏定义 #define uint unsigned int uchar code SEG7[10]={0x03,0x9f,0x25,0x0d,0x99, //0~9的数码管段码 0x49,0x41,0x1f,0x01,0x09}
maxshiyan
- 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚-University VHDL language experiment Daquan, based on the max-plus2 platform within 8-3 decoder, 8 A
chg_counter
- 可预置可逆4位计数器 利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关 -be reversible four preset counter use AT89S51 SCM P1.0 - P1.3 then made 4 LED L
4bitadd
- 4位全加器原码，包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
可预置可逆4位计数器
- 可预置可逆4位计数器
可预置的8位计数器源程序
- 可预置的8位计数器程序的主要部分分析 #include <AT89X51.H> //器件配置文件 #define uchar unsigned char //变量类型的宏定义 #define uint unsigned int uchar code SEG7[10]={0x03,0x9f,0x25,0x0d,0x99, //0~9的数码管段码 0x49,0x41,0x1f,0x01,0x09}
maxshiyan
- 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚-University VHDL language experiment Daquan, based on the max-plus2 platform within 8-3 decoder, 8 A
w78e51bcn
- W78E51B 规格书 W78E51B 是宽频率范围、低功耗的8 位微控制器。它的指令集同标准8051 指令集完全兼容。W78E51B 包含4K 字节的Flash EPROM；128 字节的RAM；4 个8 位双向、可位寻址的I/O 口；一个附加的4 位 I/O 口P4；2 个16 位定时/计数器；一个硬件Watchdog 定时器及一个串行口。这些外围设备都由有7 个中断源和2 级中断能力的中断系统支持。为了方便用户进行
chg_counter
- 可预置可逆4位计数器 利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关 -be reversible four preset counter use AT89S51 SCM P1.0- P1.3 then made 4 LED L1
VerilogHDLshejifengpingqihe32weijishuqi
- 本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.-This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.
4bitadd
- 4位全加器原码，包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
dpjjx
- 把所有端口的同时置高置低,不断闪烁 2 p1 口3 路流水灯理解2 进制数与端口的关系 3 单片机的加法:把52h+0fch 结果送p1 口 4 单片机的乘法:把ff*03h 结果送p1 5 单片机的二进制加法 6 单片机的两位计数器 7 学习单片机的逻辑运算 8 进一步学习单片机的逻辑运算 9 循环移位指令的流水灯 10 理解熟悉散转结构的程序 11 位操作指令的学习 12 比较指令的学习与
user_module_example_project__counter8_17
- 8位计数器的程序，CYPRESS公司生产的PSOC-8-bit counter procedures, CYPRESS produced PSOC
cnt4
- 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 -Counter Counter 4 is used by digital systems more basic logic devices. It not only records the number of input clock
4bitCounter
- VHDL编写的四位加法计数器，可以通过QuartusII环境验证-Prepared by addition VHDL four counters, QuartusII environment through authentication
seg73
- 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值-Incremental approach in the four counts upward digital tube display from 0000-0001-
Reversible reversible 4 bit counter
- 可预制数的4位可逆计数器设计，protues平台 51单片机 全套工程文件：C源码、电路图及文明文档等(4 digit reversible counter design can be prefabricated, Protues platform, 51 single-chip full set of engineering documents: C source code, circuit diagrams and civilize
4位二进制同步计数器
- 用Verilog语言实现4位二进制同步计数器的功能(Write a program in Verilog language to implement the fouction of Four binary synchronous counters.)
4位BCD计数器
- 用Verilog语言编程实现4位BCD计数器的功能(Write the programm with Verilog language to implement the function of 4 - bit BCD counter.)
4位全加器 计数器等程序
- EDA仿真工具使用的，进行EDA开发的多个程序； 包括：4位全加器，12分频，128分频，篮球计数秒表（部分），计数器； 可以搭配EDA仿真软件使用，也可以搭配开发板使用；(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 freq