搜索资源列表

  1. 4bitadd

    0下载:
  2. 4位全加器原码,包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:3.07kb
    • 提供者:尹以茳
  1. FullAdder_4

    0下载:
  2. 这是一个4位全加器,用一个1位半价做的一位全加,然后做成的四位半加。
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:95.59kb
    • 提供者:catalina
  1. f_adder

    0下载:
  2. 用VHDL语言采用串行方法实现用1位全加器实现4位全加器
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:191.47kb
    • 提供者:chenli
  1. 4位全加器

    1下载:
  2. 基于matlab的4位全加器,能正常运行。
  3. 所属分类:源码下载

    • 发布日期:2010-10-07
    • 文件大小:4kb
    • 提供者:chzhang_auts
  1. 4位全加器

    0下载:
  2. 基于matlab的4位全加器,已通过运行。
  3. 所属分类:源码下载

    • 发布日期:2010-10-07
    • 文件大小:4kb
    • 提供者:chzhang_auts
  1. 4位全加器

    0下载:
  2. 4位全加器
  3. 所属分类:文档资料

  1. 4bitadd

    0下载:
  2. 4位全加器原码,包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:3kb
    • 提供者:
  1. FullAdder_4

    0下载:
  2. 这是一个4位全加器,用一个1位半价做的一位全加,然后做成的四位半加。-This is a 4-bit full adder, a half-price with a make a full-adder, and then made four half adder.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:95kb
    • 提供者:catalina
  1. f_adder

    0下载:
  2. 用VHDL语言采用串行方法实现用1位全加器实现4位全加器-Using VHDL language using the serial method of using a full adder realize four full adder
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:191kb
    • 提供者:chenli
  1. VHDL_add_4

    0下载:
  2. 本程序完成带进位输入输出的四位二进制加法运算,编程思想采用真值表转换成布尔方程式,利用循环语句将一位全加器编为四位加法器。-This procedure is completed into the four-bit input and output binary adder computing, programming thinking of using truth table into a Boolean equation using
  3. 所属分类:并行运算

    • 发布日期:2024-11-29
    • 文件大小:92kb
    • 提供者:韩善华
  1. Quartus7.2

    0下载:
  2. 通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计-4-bit full adder 8-bit full adder 8-bit register using vhdl
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:903kb
    • 提供者:yepp_u2
  1. add

    0下载:
  2. 4位全加器设计,包含半加器构成全加器,由全加器构成4位全加器及其拓展-4bits
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:173kb
    • 提供者:jathe
  1. cd4000x

    0下载:
  2. CD4000 双3输入端或非门+单非门 TI   CD4001 四2输入端或非门 HIT/NSC/TI/GOL    双4输入端或非门 NSC   CD4006 18位串入/串出移位寄存器 NSC   CD4007 双互补对加反相器 NSC   CD4008 4位超前进位全加器 NSC   CD4009 六反相缓冲/变换器 NSC   CD4010 六同相缓冲/变换器 NSC   CD4011 四2输入端
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:2.31mb
    • 提供者:徐科峰
  1. Adder4

    0下载:
  2. 本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的-The design is to design a full adder 4 content, is one of four full adder in series from the
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:4kb
    • 提供者:吕开华
  1. fulladder4

    0下载:
  2. VHDL图形文件实现的4位全加器,希望对大家有用!-VHDL graphics files to achieve four full adder, in the hope that useful!
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:148kb
    • 提供者:杨肖
  1. experiment1

    0下载:
  2. VHDL实验一,利用原理图输入法设计4位全加器-VHDL test 1, use of schematic input 4-bit full adder design
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:484kb
    • 提供者:童长威
  1. FPGA1

    0下载:
  2. 4位全加器 仿真波形一点问题都没有 我调试过-ADD
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:182kb
    • 提供者:gcc
  1. cadence_multi-threshold

    0下载:
  2. linux下(fedora版本)的cadence中编译4位全加器的实现, 在不同的阈值电压调解下观察点路的总体power和速度,以及逻辑的正确性. 可能会用到NCSU的FREEPDF工具包-this is a package of three projects, low-vth, high-vth, and optimum architecture vth four bit full adder design. In the envir
  3. 所属分类:Linux/Unix编程

    • 发布日期:2024-11-29
    • 文件大小:4.15mb
    • 提供者:ququmo
  1. xor4b

    0下载:
  2. 实现四位全加器,为初学者提供参考说明,对VHDL语言有一定了解(it's a addler of four bits,which is designed for the new learner of VHDL language)
  3. 所属分类:其他小程序

    • 发布日期:2024-11-29
    • 文件大小:89kb
    • 提供者:秦秦秦
  1. 4位全加器 计数器等程序

    0下载:
  2. EDA仿真工具使用的,进行EDA开发的多个程序; 包括:4位全加器,12分频,128分频,篮球计数秒表(部分),计数器; 可以搭配EDA仿真软件使用,也可以搭配开发板使用;(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 freq
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-29
    • 文件大小:1kb
    • 提供者:李云龙777
« 12 3 4 »

源码中国 www.ymcn.org