搜索资源列表
PCMCIA System Architecture 16 Bit PC Cards
- <PCMCIA System Architecture 16 Bit PC Cards>电子书籍，PCMCIA接口设计参考资料。-lt; PCMCIA System Architecture Cardsgt 16 Bit PC; Electronic books, reference materials PCMCIA interface design.
16-bit数的偶数奇偶校验
- 16-bit数的偶数奇偶校验及阶乘运算，用verilog写-16-bit number of even parity and factorial computation, written using Verilog
16-bit数的偶数奇偶校验
- 16-bit数的偶数奇偶校验及阶乘运算，用verilog写-16-bit number of even parity and factorial computation, written using Verilog
PCMCIA System Architecture 16 Bit PC Cards
- <PCMCIA System Architecture 16 Bit PC Cards>电子书籍，PCMCIA接口设计参考资料。-lt; PCMCIA System Architecture Cardsgt 16 Bit PC; Electronic books, reference materials PCMCIA interface design.
16位单片机的语音压缩技术的介绍
- 16位单片机的语音压缩技术的介绍，针对凌阳公司的16位单片机介绍其语音压缩的实现-16 SCM voice compression technology, Sunplus against the 16-bit MCU introduced its voice compression to achieve
the-design-of-16-bit-cpu
- 用vhdl硬件语言设计的16位cpu，上传的压缩包既包含源代码又包含详细的文档说明。-with vhdl hardware design language of the 16 cpu, Upload compressed contains both the source code also contains a detailed document shows.
crc
- 生成多项式的最高位必须是1。例如：CRC-CCITT标准的16位生成多项式：g（x）= x16+x12+x1+1；阶数r = 16 即：0x11021.最高位通常为1。-Generating polynomial must be the highest one. For example: CRC-CCITT standard 16-bit generation polynomial: g (x) = x16+ X12+ X1+ 1
alu
- 16位RISC CPU的ALU，使用VHDL编写-16-bit RISC CPU
mutip
- 16位乘法器 16位乘法器 -16-bit multiplier 16 multiplier 16 multiplier
16szxgq
- 16位数字相关器，通过4个4位相关器和两级加法电路组成-16-bit digital correlator through four and four correlator adder circuit composed of two
cpuinfo
- 获取cpu信息的源码，vc++实现的， 可以获取16位 和32位的cpu的信息， 而且源码文家独立给出-Cpu access to source information, vc++ Realize, you can access 16-bit and 32-bit cpu information, and independent source text is given
verilog_risc
- RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR
alu_16
- 三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。-Three 16-bit integer
16cpu
- 实现16位的cpu设计 内容使用verilog hdl实现，具体的实现步骤方法，都已经写到文档里面去了！-To achieve 16-bit design of the contents of the cpu using verilog hdl achieve, the specific methods to achieve these steps have already been written inside the documen
16bitCLA
- 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules
booth
- 一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码-VerilogHDL language based on the 16-bit multiplier of the booth algorithm and test code
cpu-16-vhdl
- 用vhdl语用实现简单的16位cpu功能-Pragmatic use vhdl simple function of 16-bit cpu
16-bit_cpu_design
- 详细介绍了如何设计一个简单的16位cpu.其中包含了从最基础的指令系统开始到最复杂的cu控制器的设计思路，方案.最后还介绍了一些有关vhdl语言的用法,并给出了具体的cpu部件的vhdl代码,从而帮助大家更为深刻的学习如何设计一个简单的cpu-Described in detail how to design a simple 16-bit cpu. Which contains the most basic instruction f
16-bit-adder
- 这是关于16位加法器的实现代码及仿真图形的压缩文档-This is about 16-bit adder implementation code and simulation graphics archive
16 bit signed number multiplier
- 16位有符号数乘法器，使用Booth编码和华莱士树，提供程序源文件和测试文件(The 16 bit signed multiplier uses Booth encoding and Wallace tree to provide source files and test files.)