搜索资源列表
fir
- 完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。 -
32chengfa
- 32位乘法，将16位数据和系数扩展32位数，10抽头FIR滤波器-32-bit multiplication, the 16-bit data and coefficient of expansion of 32-digit, 10-tap FIR filter
fir
- 16阶FIR VHDL程序并附带testbench，并有简单流水线设计！-16 Tap FIR vhdl code with testbench and pipelining design
IIR_Filter_8
- verilog实现8阶的iir滤波器。对于刚学习verilog的朋友来说是一个易懂的学习资料。-verilog order to achieve the iir filter 8. For just learning verilog friend is a easy to understand learning materials.
fir_16.txt
- the code performs the fir 16 tap filter operation
bai16
- bai tap so 16 su dung tam
QAM_with_CP_singlePATH
- matlab code for 16-QAM with CP and Rayleigh single tap.