搜索资源列表
10
- 10个极酷FLASH导航菜单 10个极酷FLASH导航菜单
ARCGIS 10 在线
- FLEX ARCGIS 10 开发进展
ArcGIS Server 10 Web Editing
- ArcGIS Server 10 Web Editing
edk SOMEWH
- 基于EDK的教程 很详细 是翻译的基于EDK的教程 很详细 是翻译的基于EDK的教程 很详细 是翻译的基于EDK的教程 很详细 是翻译的基于EDK的教程 很详细 是翻译的基于EDK的教程 很详细 是翻译的
ubuntu11.10上android2.3.5的编译
- 介绍如何在ubuntu11.10上编译android2.3.5
Verilog源码13
- Verilog源码13.rar-Verilog source 13.rar
INT_13_EXT
- 这文档,是祥细说明了Int 13调用的技术文件.-This document is a note wound calling Int 13 technical papers.
rfidpcb
- rfid pcb 具有，时钟和存储，可作为考勤和收费系统。 频率：13.56 传输：232和带隔离的485-rfid pcb with, the clock and storage, can be used as attendance and revenue collection system. Frequency: 13.56 Transmission: 232 and 485 with isolated
xmms-1.2.10.tar
- xmms-1.2.10.tar.gz学习使用的就下吧-xmms-1.2.10.tar.gz to learn to use it on the next
10
- 10个极酷FLASH导航菜单 10个极酷FLASH导航菜单-10 very cool FLASH navigation menu 10 very cool FLASH navigation menu
SDL-devel-1.2.13-1.i386
- Simple DirectMedia Layer库，简称 SDL，是为数不多的商业游戏开发公司使用的免费软件库之一。它提供跨平台的二维帧缓冲区图形和音频服务，它支持 Linux、Win32 和 BeOS。也不同程度地支持其它平台，包括 Solaris、IRIX、FreeBSD 和 MacOS。除了大量的服务，包括线程、独立于字节存储次序的宏和 CD 音频，SDL 还提供了一个简单的 API，它允许您尽可能接近本机硬件。使用 SDL 有三
ISE
- 学习Xilinx公司开发软件ISE的基础资料，从最基础到复杂逻辑设计。-Learning Xilinx software ISE developed the basis of information from the most basic to complex logic design.
13-1l
- 一个VHDL的程序，关于彩条显示的。利用FPGA的VGA显示设计的程序！-VHDL
wangyesheji
- 用超链接将十个网页连接起来，网页设计背景中插入flash、图片等。-10 pages with hyperlinks to connect, web design background to insert flash, pictures.
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压
VerilogHDL10-13
- 这是张延伟主编的《Veriog HDL程序设计实例详解》中第10到13章的代码，可直接应用-This is Zhang Wei edited " Veriog HDL programming example explanation" in the first 10 to 13 chapters of the code can be applied directly
weekday
- 算法如下： 基姆拉尔森计算公式 W= (d+2*m+3*(m+1)/5+y+y/4-y/100+y/400) mod 7 在公式中d表示日期中的日数，m表示月份数，y表示年数。 注意：在公式中有个与其他公式不同的地方： 把一月和二月看成是上一年的十三月和十四月，例：如果是2004-1-10则换算成：2003-13-10来代入公式计算。-Algorithm is as follows:基姆拉尔森fo
ddspsk
- 产生13位barker码，还有2spk信号产生-13-bit barker code, 2spk signal generation
8adder
- 本实验示例中的8 位二进制并行加法器即是由两个4 位二进制并行加法器级联而成 的图13-4 所示的逻辑电路是由两个并行进位4 位加法器级联而成的8 位二进制加法 器-This is simple adder of 8 by VHDL.
sixteen
- 输入一个十进制数，并以回车键未结束符，将它分别以十六、二、八的进制输出的汇编-mydata dw ? desc10 db 13,10, In decimal: $ desc16 db 13,10, in hexadecimal: 0x$ desc8 db 13,10, in octal: 0$