搜索资源列表
LowestBit
- Given an positive integer A (1 <= A <= 109), output the lowest bit of A. For example, given A = 26, we can write A in binary form as 11010, so the lowest bit of A is 10, so the output should be 2. Another example g
XLJC
- 用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试
LowestBit
- Given an positive integer A (1 <= A <= 109), output the lowest bit of A. For example, given A = 26, we can write A in binary form as 11010, so the lowest bit of A is 10, so the output should be 2. Another example g
XLJC
- 用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试-State machine used to achieve serial sequence detector designed to detect if the serial sequence 11010 output to 1 otherwise the output is 0 and its simulation and
SYBC1.1.42
- SYBC 1.1.43 DOS下的命令行GUI工具 用于进行快速方便的彩色字符显示 附带鼠标键盘输入功能 例:SYBN 11010$F1123 456 789-SYBC 1.1.43 DOS command line under the GUI tools for rapid and convenient color character display with mouse and keyboard input case
11010
- 资产设备管理系统，课程设计的作业，包括资产查询等系统-Capital equipment management systems, curriculum design operations, including asset inquiry system
EDA3add
- 序列信号发生器与检测器设计：用状态机设计实现串行序列检测器的设计，先设计（可用原理图输入法）序列信号发生器产生序列：0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。-Sequence signal generator and detector design: The Design and Implementation of a serial seque
XLXH
- 完成序列为0111010011011010的序列生成器 2．用状态机设计实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 可对检测到的次数计数 -Complete sequence is 0111010011011010 sequence generator 2. State machine design using serial sequence of 11 010
EDA3
- 实验目的 1．学习一般有限状态机的设计； 2．实现串行序列的设计。 二、设计要求 1． 先设计0111010011011010序列信号发生器； 2． 再设计一个序列信号检测器，若系统检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。 -Purpose of the experiment 1. Learning the general design of finite state
VHDL2
- 序列信号发生器： 在系统时钟的作用下能够循环产生一组或多组序列信号的时序电路，（循环产生一组序列信号0111010011011010） 序列检测器： 检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码11010相同的时候，输出1，否则输出0. -Sequence of signal generator: the role of the system clock cy
3
- 对一篇由英文字母、空格、标点符号构成的文档，进行Huffman编码 数据输入： 由文件input.txt给出输入数据。 输入文件示例 input.txt A priority queue is a queue where each element has a priority and the element with the highest priority is at the front of the queu
verilog_prj_seq
- 序列检测器，检测序列“11010”，verilog HDL代码。-Sequence detector, detection sequence "11010", verilog HDL code.
xulie
- 序列检测，检测出序列11010后亮灯，文件是用verilog编写的-Sequence detection, after detecting a sequence of 11010 lighting, files are written with verilog
s
- （1）设计一个整数的原码类，有利于任意长整数的原码表示及其运算； （2）整数以十进制输入，对输入的数据要进行合法性检查； （3）实现十进制数的原码转换，转换后的二进制的位数为字节的整数倍(如：8bit，16bit，24bit，32bit等)； （4）实现原码输出。输出格式：每4bit二进制位为一组，各组间以空格隔开。如：十进制26的原码输出：00011010十进制-26的原码输出:10011010若某正整数的二进制为：110