搜索资源列表
work5FREQTEST
- 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。
work5FREQTEST
- 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。-8-bit hexadecimal Cymometer designed in accordance with the definition of frequency and freq
chx
- 以“低成本和高性能”为设计思想，借助虚拟仪器的概念和高速的数字信号处理算法将传统的函数发生器、示波器、数据记录仪、频率计、谱分析仪以及滤波器的设计和仿真等功能高度集成、统一平台方便使用。 -With " low cost and high performance" for design ideas, using the concept of virtual instruments and high-speed dig
FPGApinlvji
- 当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
GM
- 用74系列数字器件设计一个频率计。要求： ① 用4位7段数码管显示待测频率，格式为0000Hz。 ② 测量频率范围：10~9999Hz。 ③ 测量信号类型：正弦波、方波和三角波。 ④ 测量信号幅值：0.5~5V。 ⑤ 设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1S。 -74 series of digital devices designed to use a frequency counter. R
4-10-VHDL-f1
- 四位10进制VHDL频率计设计说明 四位频率计的结构包括一个测频率控制信号发生器、四个十进制计数器和一个十六位锁存器（本例中所测频率超过测频范围时有警示灯）。-Four 10-digit frequency counter VHDL design descr iption of the structure of the four frequency meter includes a measuring frequency contr
signal-generator
- 频率计和信号发生器设计，内含仿真图与程序设计，配合单片机项目化综合实训，简单易懂，程序完整。-Frequency meter and signal generator design, containing simulation diagram and program design, project-based microcontroller with integrated training, easy to understand, th
C
- 输出电路的设计，包括驱动继电器，驱动蜂鸣器霹雳灯，七段LED数码管，BCD拨码开关，多个按钮开关，程序5是跑马灯，4*4键盘与七段LED数码管，程序6是各种中断程序7中涉及闪烁灯的中断和查询方式，频率发生器，频率计和看门狗定时器，程序8涉及点对点互传，多处理器通信，程序9涉及简易电子琴，快乐点唱机，生日快乐歌等，程序10涉及用延迟子程序产生驱动信号，用定时器产生驱动信号。程序11涉及ADC温控实验，程序12涉及LED点阵的程序程序13涉
项目6：频率计和信号发生器设计
- 单片机实用项目-频率计和信号发生器设计，全套素材，代码完整，初学者适用(SCM practical project - frequency meter and signal generator design, a full set of materials, complete code, beginners applicable)