搜索资源列表
Static_Timing_Analysis
- Altera Quartusii静态时序分析（Static Timing Analysis）基础及应用
TimeQuest就一定要搞定完整版
- TimeQuest 是Altera 在6.0 版的软件中加入的具备ASIC 设计风格的静态时序分析（STA）工具.
ise
- xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能-Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance
Static_Timing_Analysis
- 静态时序分析设计的经典教程书籍 全面，权威的讲解，丰富的内容举例-Static timing analysis tutorial books classic design a comprehensive, authoritative presentation, rich content, for example
my-favorite-dc-primetime-tcl-tricks
- 静态时序分析工具，比较好的文档资料，看看就知道比较好-sta training
StaticTimingAnalysis
- 静态时序分析（Static Timing Analysis简称STA）经由完整的分析方式判断IC是否能够在使用者的时序环境下正常工作，对确保IC质量之课题，提供一个不错的解决方案。然而，对于许多IC设计者而言，STA是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式，对STA的基础概念及其在IC设计流程中的应用做详尽的介绍。-Static timing analysis (Static Timing Analysis ref
Static_timing_analysis_and_logic_design
- 本文主要对硬件电路的静态时序分析与逻辑设计，概念，工具使用等方法进行介绍说明-In this paper, the hardware circuits static timing analysis and logic design, concepts, tools and methods of use of an introductory statement
hold_fix_m
- 一个TCL脚本，用于静态时序分析中，可自动修复hold violation。-a tcl scr ipt used for timing fix.
100Myitaiwangkongzhixinpiandeyingyong
- 静态时序分析100以太网控制芯片的应用，对用以太网的朋友很有帮助。-Static timing analysis of 100 Ethernet control chip, a friend of the use of Ethernet helpful.
123
- 华为_静态时序分析与逻辑设计，FPGA时序分析友-Huawei _ static timing analysis and logic design, FPGA timing analysis of Friends
1
- Static Timing Analysis for Nanometer Designs, ASIC 静态时序分析非常有用的书籍-Static Timing Analysis for Nanometer Designs, ASIC design
Lattice_FPGA
- 该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员，它可以帮助你去了解 不同的处理过程，使用各种工具，以及熟悉ispLEVER 产生的各种报告。在进行下一步时，可以准备一 个设计，以此去了解设计的仿真，功耗的计算，静态时序分析，以及以时序驱动的布局和布线，检查由 软件输出的报告等。以此设计为例，你可以练习约束设计的输入，输出信号以及这些信号管脚的分配去 满足系统要求。也可以修改约束条件，达到最
6c8ec37a-3fd5-41e1-b3cf-a88af5f7c888
- 《华为静态时序分析与逻辑设计》《华为静态时序分析与逻辑设计》-Huawei static timing analysis and logic designHuawei static timing analysis and logic design
Hua-Wei-ASICaVerilogaHardware
- 华为内部资料，整理分享给大家，内容如下： 1.Proverilog编码规范(草案) 2.华为_Verilog HDL电路设计指导书 3.华为内部培训资料linux 基础 4.华为同步电路设计规范 5.华为-硬件工程师 6.静态时序分析与逻辑设计- Huawei internal books, organize to share to you, reads as follows: 1.Proverilog
STA_plan_routing
- 关于数字逻辑设计中静态时序分析和布局布线相关的资料。-Static timing analysis in digital logic design and layout information.
FPGA那些事儿--TimeQuest静态时序分析REV7.0
- FPGA 静态时序分析 TimerQuest(FPGA static timing analysis TimerQuest)
FPGA那些事儿--TimeQuest静态时序分析REV7.0
- FPGA那些事儿--TimeQuest静态时序分析(FPGA those things, --TimeQuest static timing analysis)
FPGA那些事儿--TimeQuest静态时序分析REV6.0
- FPGA那些事儿-TimeQuest静态时序分析(Static timing analysis of TimeQuest)
静态时序分析基本原理和时序分析模型
- ALTERA公司官方发布的静态时序分析方法，对初学者很有帮助(ALTERA's official static timing analysis method is helpful for beginners)
53777 集成电路静态时序分析与建模
- 53777 集成电路静态时序分析与建模。。。。。。。(Static Sequence Analysis and Modeling of 53777 Integrated Circuit)