基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具， 各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 -FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to Quart

直接序列扩频+成型滤波，将编码后数据进行256倍扩频，再按照4倍内插根升余弦成型滤波，最后成形滤波后按4路并行输出，以满足并行输入DA的要求。-Direct Sequence Spread Spectrum+ shaping filter, the encoded data 256 times more spread spectrum, and then interpolated according to four times the

VHDL语言实现8路并行输入，8路并行输出，直接序列扩频接收机的高速匹配滤波。 -VHDL language to achieve 8-channel parallel input, 8-channel parallel output, high-speed direct-sequence spread spectrum matched filter receiver.

基于BPSK的直接序列扩频编码，效果不错-BPSK-DSSS-CDMA-FFT-Source-Code