搜索资源列表
sgsim
- 代码名称：组合逻辑电路仿真器 代码说明：组合逻辑电路仿真器 工具/平台：VC++ 作者：上官晨寰 邮件地址：sgch1982@163.com-code name : combinational logic circuit simulator code : combinational logic circuit simulator tools / platform : VC Author : Sha
PLDsheji
- 含有：多时钟系统设计，如何处理建立保持时间，如何处理内部三态电路，消除组合逻辑产生的毛刺，用单片机配置fpga-contain : multi-clock system design, how to deal with the establishment and maintenance of the time, how to handle the internal three-state circuit, Elimination of
GAL
- 一个组合逻辑实例,完成地址选择,读写信号产生等时序
4
- 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过
verilog4
- werilog语言中关于 组合逻辑时序逻辑的表达
shuzixitongshiyan
- 这个给QuartusII初学者用的，里面很清楚的通过几个例子来告诉怎么运用QuartusII． 实验1：Quartus入门 实验2：简单的组合逻辑电路设计 实验3：七段数码管显示 实验4：BCD码显示及运 实验5：触发器和计数器 实验6：存储器的设计 实验7：基于DE2 的SOPC系统开发附录：
vhdl
- VHDL教程 ppt版 绪论 第一章 VHDL基本结构 第二章 VHDL语言元素 第三章 VHDL的描述风格 第四章 VHDL的主要描述语句 第五章 组合逻辑电路设计 第六章 时序逻辑电路设计
2
- 一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到，利用task非常方便地实现了数据之间的交换，如果要用函数实现相同的功能是非常复杂的；另外，task也避免了直接用一般语句来描述所引起的不易理解和综合时产生冗余逻辑等问题。
shiyanyi
- 算术逻辑运算器单元ALU（74LS181）的工作原理。简单运算器的的数据传送通道。验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
lecture3_VHDL
- 组合逻辑设计 时序逻辑设计 状态机等的vhdl语言设计原理与解说（包括一些基本的加法 计数 移位器 状态机等）
时序电路逻辑设计与特殊组合函数
- 一个不错的时序电路逻辑设计与特殊组合函数-a good sequential logic circuit design and function combination special
urisc
- URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器，也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号序列，以决定何时进行何种数据运算。控制单元要从数据单元得到条件信号，以决定继续进行那些数据运算，数据单元要产生输出信号，数据运算状态等有用信息。
时序电路逻辑设计与特殊组合函数
- 一个不错的时序电路逻辑设计与特殊组合函数-a good sequential logic circuit design and function combination special
cmbwordtrig
- 用于逻辑分析仪的组合字触发程序,带四级触发字和一个屏蔽字,当满足触发条件是输出高电平,复位后清零-for logic analyzer word combinations trigger procedures, with four characters and a trigger word shielding, When the trigger conditions are met output to I, after reset, r
sgsim
- 代码名称：组合逻辑电路仿真器 代码说明：组合逻辑电路仿真器 工具/平台：VC++ 作者：上官晨寰 邮件地址：sgch1982@163.com-code name : combinational logic circuit simulator code : combinational logic circuit simulator tools/platform : VC Author : Shang
PLDsheji
- 含有：多时钟系统设计，如何处理建立保持时间，如何处理内部三态电路，消除组合逻辑产生的毛刺，用单片机配置fpga-contain : multi-clock system design, how to deal with the establishment and maintenance of the time, how to handle the internal three-state circuit, Elimination of
GAL
- 一个组合逻辑实例,完成地址选择,读写信号产生等时序-Examples of a combinational logic to complete the address of choice, to read and write timing signal generator, etc.
DesignofCombinationalCircuit
- ALTERA内部培训资料：关于组合逻辑电路设计的要点-ALTERA internal training materials: combinational logic circuit on the main points
Combinational_logic_circuit_analysis_and_design_me
- 组合逻辑电路的分析方法和设计方法.Combinational logic circuit analysis and design methods.-Combinational logic circuit analysis and design methods. Combinational logic circuit analysis and design methods.
《数字逻辑基础与Verilog设计》
- 学习FPGA的入门书籍，主要内容包括：逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路（有限状态机）、异步时序电路、测试等。《数字逻辑基础与Verilog设计》(原书第2版)内容全面，概念清楚，结合了逻辑设计最新技术的发展。(Learn the introductory books of FPGA. The main contents include logic circuit, combinational logic, ari