搜索资源列表
AJON3
- 簡單的串列埠自我測試持式 測試硬體電路是否正確-Chuanlibu simple self-test with tester hardware circuit is correct
HIDGet
- 這個程序列使用一些小技巧來讀取一個手寫板的數據。這個手寫板是從市面上買回來的﹐沒有修改任何硬體﹐只須接上主機﹐啟動程式﹐用手寫板書寫﹐這個程序就會顯示從手寫板上輸出的數據-use of this procedure out some small skills to read a 5270 data. The 5270 is bought from the market, without changing any hardware, on
RB_24C16_C
- 本程式使用BCB寫串列通訊埠控制程式, 可以將資料儲存燒錄至硬體串列flash ROM的軟體控制程式-BCB use the program to write serial port control programs, can store data replication and hardware serial flash ROM software control program
MVHDL
- 本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證-the parallel program for controlling flash ROM programs, rom flash can be read out information, After drawing CPLD controller wil
KD611
- KernelDriver發展套件，客戶可直接存取USB硬體，並更快為Windows 98、Me、2000、XP、NT、Windows CE.NET和Linux作業系統發展高效能的USB裝置驅動程式。這些工具提供圖形導向的發展環境、使用簡單的應用程式界面、硬體診\斷工具和範例程式，可以排除研發瓶頸，讓裝置驅動程式的發展更容易。 -KernelDriver development kit, customers can directly
16Point-radix4-FFT
- 本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運\輸的實施一起為連續輸入資料減少資料記憶要求。
A-to-D-VerilogHDL
- 在硬體上將十進制轉二進制，不需要使用加法器的運\算方式，大大減少運\算的時間。
jpeg_vhdl_src
- JPEG的硬體設計採用的是VHDL設計,有源碼
OFDMRxSynchronization
- 使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
VHDL_1
- 使用硬體描述語言HDL 設計硬體電路，台湾人写的PPT讲义，非常不错。VHDL硬件设计入门学习。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等内容。
experiment2_dsp_software_design
- 實習目的 本實驗將練習如何運\用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運\作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點
Developing_USB_PC_Peripheralsr
- USB硬體週邊設計 原文書並未附sourcecode
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASI
- _Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
GenDriver
- GenDriver即簡單的資料流驅動程式，雖未跟硬體溝通，但匯出10個進入點，可被任何Windows CE系統所載入。為讓系統載入GenDriver可在系統啟動時，加入任何[HKEY_LOCAL_MACHINE]\\Drivers\\Builtin下的項目，讓驅動程式載入，或撰寫一個應用程式，在別處建立驅動程式機碥並呼叫ActivateDevice
verilog7
- 2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用
verilog8
- 鍵盤掃描ｖｅｒｉｌｏｇ硬體驗證可以將開發版鍵盤功能使用
AES_RTL
- 使用Verilog HDL 實現AES硬體加解密
control
- i7056控制開關，可以透過電腦控制硬體開關
USB硬盤測試
- 用於生產USB硬盤盒的測試,測試時間為20-30秒. 原理是USB硬盤插入后會向頂層窗體發送WM_DEVICECHANGE消息,之后再用DeviceIoControl(見於原碼中的CDisk類)向磁盤發送控制信息以取得相關測試資料.
Verilog-r2
- VLSI之硬體語言設計 --使用verilog 中文版.-VLSI hardware language design- Use Verilog.