搜索资源列表
14
- 详细介绍了硬件设计描述语言的种类，以及各种语言的区别
proteus仿真微机课程设计（键盘输入控制，LED点阵显示）
- proteus仿真，8086，微机课程设计，键盘输入控制，LED点阵显示 设计题4：点阵LED显示功能设计（限1-2人） 设计要求： （1）、分别用C语言和汇编语言编程完成硬件接口功能设计； （2）、硬件电路基于80x86微机接口电路； （3）、程序功能要求：小键盘给定、数码管显示、控制并显示“待机”，“欢迎你进入系统！”，“再见”（延时10秒）； （4）、具备本地及远程（串行方式）功能
taxiwork
- 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程
first4
- 4人抢答器的硬件描述语言设计，可以下载测试与仿真，通过EDA开发系统进行调试-four Responder hardware descr iption language design, test and can be downloaded simulation, EDA through the development of system debugging
AD590gaojingdushuziwenduji
- 这是一份AD590高精度四位数数字温度计的设计，包含硬件原理图和C语言源程序等-This a four-digit AD590 high-precision digital thermometer design, includes hardware and C language source code, etc.
eb894854-c49f-4ba1-a258-411bc31cf6eb
- 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程
vhdl
- VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日
VHDL
- VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。-err
14
- 详细介绍了硬件设计描述语言的种类，以及各种语言的区别-Detailed hardware design descr iption language types, as well as the distinction between various languages
jiekou
- 控制四相步进电机按双八拍的运行方式运行。按下开关SW1时启动步进电机，按ESC键停止工作。采用循环查表法，用软件来实现脉冲循环分配器的功能对步进电机绕组轮流加电。 要求对题目进行功能分析（四项功能：快速顺时针旋转，慢速顺时针旋转，快速逆时针旋转和慢速逆时针旋转），进行步进电机远程控制系统硬件电路设计，画出电路原理图、元器件布线图、实验电路图；绘制程序流程图，进行步进电机控制程序设计（采用8086汇编语言）；系统调试、运行，提交一个满
11112321
- 毕业设计时制作的一套水位遥测自控系统,本系统以AT89S51单片机为主控单元，通过超声波传感器和液位变送器实现液位实时数据的检测和自动控制。系统分主控站与测控站，通过主控站的键盘可以实现对测控站的水位上下限的控制和显示。主控站与测控站之间的无线实时数据传输的解决方案采用广泛应用于无线抄表、工业数据采集系统和水文气象监控等领域的无线通信芯片nRF24L01组成无线高速数据收发模块。系统实现对所监控水位的短矩离无线测量与自动控制，利用GFS
DDS
- 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHD
VHDL_electronic_organ
- 简易电子琴，可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴，利用GW48作为课程开发硬件平台，键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digit
verilog
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog
dsp_builder
- Dsp Builder是一种将Matlab算法描述的语言，转换为硬件设计语言的工具。在VLSI和ULSI技术环境下，对于快速开发具有很大的帮助-Dsp Builder is a Matlab algorithm will be described in the language into hardware design language tools. In the VLSI and ULSI technology, environmen
IEEE_standard_verilog
- 其中，Verilog硬件描述语言（HDL）的定义，在这个标准。 Verilog的HDL是一个正式的符号中的电子系统创建的各个阶段使用。因为它既是机读和人类可读的，它支持开发，验证，综合，硬件设计和测试，对数据通信的硬件设计，以及维修，改装和硬件采购。这个标准的主要对象是工具的实现者支持的语言和语言的高级用户。-The Verilog Hardware Descr iption Language (HDL) is defined in t
20080108103305384
- 本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，它可以通过按键输入来控制音响。系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、整合。本系统功能比较齐全，有一定的使用价值.-The system is designed using E
Adaptive-digital-filter
- 自适应数字滤波器中乘法器的硬件设计，用VHDL语言实现自适应数字滤波器。-Adaptive digital filter in multiplier hardware design, using VHDL language adaptive digital filter.
verilog约束 规范
- 华为使用verilog代码编写的一些约束规范，有利于代码的维护，更改，交流
基于DSP和FPGA的通用数字信号处理系统设计
- 利用DSP配合FPGA为硬件架构，以DSP为数据处理核心，通过FPGA对USB、ADC和DAC等外围设备进行控制，并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are co