搜索资源列表
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
add_multi
- 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consump
expt91_multi8x8
- 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC08
mcudesigne
- msp各个模块源码 如定时器，COM，硬件乘法器比较器USART,ADC.
8
- 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
custom_mul
- vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of mul
custom_mul
- vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of mul
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
add_multi
- 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consump
expt91_multi8x8
- 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器-FPGA and SOPC based on the use of VHDL language shift EDA add hardware multiplier
comp_arith
- cpu设计中关于加法器，乘法器，除法器设计的ppt，希望对硬件学习的人有帮助-cpu design on the adder, multiplier, divider design ppt, want to learn hardware help
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC08
6345252
- FPGA应用实例，FPGA片上硬件乘法器的使用，编程语言vhdl-Application FPGA, FPGA-chip hardware multiplier to use, programming language vhdl
有符号小数乘法器
- 改进的verilog乘法器，改进了此项乘法，更利于在硬件中的使用(introduce this funcation in this code.)
float_mult32x32.v
- verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock