搜索资源列表
vhdl
- 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
vhdl
- 用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。
8051的内核(vhdl)
- 最完整最实用的8051的软核，用VHDL语言编写全部原代码，并有详细的注释介绍，对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值-most complete most practical of the 8051 soft-core, with all the preparation VHDL source code, and the Notes for a detailed briefing on the d
嵌入式系统试验报告-乘法器-VHDL语言
- 嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl
基于VHDL的CPU程序
- 可实现加 减 与 或 非 移位功能的用vhdl语言编写可仿真的CPU程序
VHDL语言的UART串行接口芯片设计程序清
- Ｕart 程序，用VHDL语言编写。
冒泡排序的VHDL程序
- 这是一个用VHDL语言编写的冒泡排序的程序，内带仿真图片。使用Qutus II 软件打开。
mp3控制器
- 这是基于ALTERA 公司EP1C3T144C8型号的FPGA用VHDL语言编写MP3播放控制器
VHDL_交通灯系统
- 用VHDL语言编写，在MAXPLUS2下调试通过-VHDL language, debug through MAXPLUS2
8051的内核(vhdl)
- 最完整最实用的8051的软核，用VHDL语言编写全部原代码，并有详细的注释介绍，对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值-most complete most practical of the 8051 soft-core, with all the preparation VHDL source code, and the Notes for a detailed briefing on the d
三人表决器（三种不同的描述方式）
- 用VHDL语言编写的三人表决器，多数服从少数，或者一致通过。-VHDL prepared by the three voting machines, most of the views of the minority, or adopted unanimously.
异步通信控制器
- 用VHDL语言编写的异步通信控制器源代码程序-ASCC Communication Control System Compiled With VHDL
嵌入式系统试验报告-乘法器-VHDL语言
- 嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl
自定义逻辑PWM的例子
- 是一个用vhdl语言编写的pwm程序，可以方便地用来和nios连接，实现对nios的功能扩展。-is a VHDL language with the PWM procedures can be used to facilitate connections and nios, nios to achieve a functional extension.
16fft
- 用VHDL语言编写的FFT程序，有些参考价值哦-VHDL prepared by the FFT procedure, some reference value oh
vhdl
- 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的 -VHDL language using a multiplier BOOTH school program is based on the algorithm
vhdl
- 用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。-VHDL language using FPGA-based waveform generator. Does the need for experimental waveforms generated very useful.
VHDLclock
- 这是用VHDL语言编写的数字钟。可以设置时分秒，还可以整点报时。-This is the VHDL language with the digital clock. When every minute can be set, but also the entire point of time.
VHDL
- （1）用VHDL语言编写程序，在EDA实验板上实现 （2）能正常计时。显示模式分为两种，即24小时制和12小时制。其中12小时制须显示上，下午（用指示灯显示）。时，分，秒都要显示。 （3）. 手动校准电路。用一个功能选择按钮选择较时，分功能，用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序，在EDA实验板上实现 （4） 整点报时。 （5）. 闹钟功能。 （6）．秒表功能。-(1) using VHDL
bysjx
- 多路LED灯调光电路，用VHDL语言编写(Multiplex LED light dimming circuit, written in VHDL language)