搜索资源列表
timeconstraint
- VHDL编程中的时序约束问题，有两个PDF文件，讲的很详细，需要的立刻下载-VHDL programming timing constraints, there are two PDF documents, said very detailed, immediately download the
fpga时序约束
- fpga时序约束.rar-timing constraints. Rar
ise
- xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
PPT_timing-constraint
- PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
fpga时序约束
- fpga时序约束.rar-timing constraints. Rar
timeconstraint
- VHDL编程中的时序约束问题，有两个PDF文件，讲的很详细，需要的立刻下载-VHDL programming timing constraints, there are two PDF documents, said very detailed, immediately download the
ise_tutarial
- xilinx培训教程讲义，好几个ppt，讲解十分详细-xilinx Training Guide overhead, several ppt, on the very detailed
06529_xilinx
- XILINX的时序约束教程，详细的介绍了各种时序关系和约束-Timing Constraints Guide, a detailed introduction to the various temporal relations and constraints
ise
- xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能-Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance
LVDS
- 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.-LVDS design for example to study the timing analysis ISE as well as the use of low-level device layout method in the bot
constraint_design_and_timing_analysis
- 关于Xilinx_ISE环境下，约束设计和时序分析的应用指南，蛮实用的-On Xilinx_ISE circumstances, bound by the design and timing analysis application guide, very practical
PPT_timing-constraint
- PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
timing_constraint
- 主要介绍xilinxFPGA时序约束的方法和技巧。FPGA开发人员进一步提高的必看资料。-XilinxFPGA timing constraints introduces methods and techniques. FPGA developers to further enhance the information of the must-see.
TimingConstraint
- xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material
fpga_time_constraints
- 时序约束，可以优化FPGA的性能，是FPGA的高级应用-Timing constraints, you can optimize the performance of FPGA is a high-level application of FPGA
1191287106529_xilinx
- 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。-The design of their implementations more understanding of the design of their timing requirements more understanding o
multiclock_design
- 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。-The design of their implementations more understanding of the design of their timing requirements more understanding o
Xilinx时序约束培训教材
- Xilinx时序约束培训教材，教你怎样设计时序收敛的FPGA程序。
时序分析
- XILINX 时序约束使用指南笔记 ——时序约束介绍 时序约束方法 时序约束原则等(XILINX time series constraints use guide notes -- time series constraints introducing time series constraint principles, etc.)