搜索资源列表
comm32
- 说明：多线程 (Multi-Thread) RS232 串行口通讯构件 ，是 COMM32.ZIP 构件的改良版，并且增加 Data Bits、Parity、 Stop Bits 等配置，支持 Read/Write 时序控制 (Timing control)、 ReadIntervalTimeout、 WriteIntervalTimout 等 ，支持 DTR/DSR, RTS/CTS 硬件流程控置及 Xon/Xoff 软件流程控置 (
WERDTEST
- CCD DRIVER 本软件用于线性CCD 传感器时序控制 -CCD DRIVER software for the linear CCD sensor timing control
51_timer_interrupter
- 由8031内部定时器1，编写程序模拟一时序控制装置。包括了中断方式，查询方式。占空比变化，占空比固定方式。中断现场保护-8031 by an internal timer, to prepare a simulation timing control device. Including the interruption, inquiry. Duty cycle changes, the ratio of fixed form. The
tom08
- SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序-SRAM test sequential read and write control procedures to resolve the clock switching out of the test procedure
DA529
- 基于Keil C 平台的，用于ls52的源程序 主要用于检测DA529的操作，给出时序控制源码
Delay_nus_Count_uint_n--
- AVR 单片机，n微妙精确延时程序，用于精确时序控制
VHDL
- 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
ISD1760
- 语音芯片isd1760代码，用于语音芯片的放音。包含spi时序控制，放音命令，地址代码，放音程序。
FPGACPLD
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
counter
- 基于CPLD的计数器 实现光纤测距，包含与单片机的时序控制 Verilog 实现 通过仿真
单片机实验三
- P1.7～P1.0接发光二极管L8～L1，要求利用单片机内部定时器1，按方式1工作，每0.01秒T1溢出中断一次。要求编写程序模拟时序控制装置。开机第1秒钟L1、L3亮，第2秒钟L2、L4亮，第3秒钟L5、L7亮，第4秒钟L6、L8亮，第5秒钟L1、L3、L5、L7亮，第6秒钟L2、L4、L6、L8亮，第7秒钟8个发光二极管全亮，……一直循环下去。fosc=11.0592MHz-P1.7 - P1.0 then LED L1 to L8
Verilog教程
- 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要
FPGA控制VGA显示（Verilog）
- 用FPGA开发板控制VGA显示，以800*600的分辨率，首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字，并分别移动到屏幕的四个角落，接着在屏幕中部从左至右依次出现“Happy New Year”英文字样，然后出现三个由小到大再消失的圆形图标模拟烟花，最后在黑屏中闪烁金星。字体均采用不同颜色，增添喜庆气氛。 本代码是练习VGA控制，ROM调用，时序控制及状态机运用的一个综合实例！
UART 通讯控制
- UART通讯控制代码，非常简单易用，时序准确，调用很方便。
fpga_sram
- Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
vga
- vga显示时序控制，vhdl产生所必需的时序-vga display timing
dac0832
- 关于CPLD程序，采用VHDL语言实现DAC0832的时序控制-CPLD about procedures, the use of VHDL language implementation of the DAC0832 Timing Control
tlc5628VHDL
- VHDL实现对TLC5628 AD芯片的时序控制,vhdl对时序的控制不仅高速,而且控制时序清晰,容易实现-vhdl counter tlc5628
时序控制
- 一种支持用户自定义的协议的时序精准控制。(A custom protocol timing control)
DMX512协议控制灯带
- 使用DMX512协议控制灯带，使用IO口模拟时序(Using DMX512 protocol to control lamp band and IO port to simulate timing)